3 d NAND闪存的战争开始了

3 d NAND闪存供应商正在准备一个新的战斗在价格和竞争压力,互相比赛第二代技术。

竞争加剧的新玩家进入3 d NAND闪存市场的长记忆技术有限公司(YMTC)。支持从中国政府数十亿美元的资金,YMTC最近推出了其第一3 d NAND闪存技术。此举引发担忧,新进入者会影响日益恶化的市场。3 d NAND业务走向长期的供应过剩和价格侵蚀。

3 d NAND的继任者是当今平面NAND闪存,和用于存储应用程序,如智能手机和固态存储驱动器(ssd)。与平面与非,这是一个二维结构,3 d NAND摩天大楼像一个垂直的水平层记忆细胞堆积,然后使用微小垂直连接通道。

图1:2 d NAND架构。来源:西部数据公司。

图2:3 d NAND架构。来源:西部数据公司

3 d与非量化层堆叠的数量在一个设备。随着更多的层,密度增加。今天,3 d NAND闪存供应商运输64 -层设备,尽管他们现在增加下一个技术一代,96层。和在幕后供应商竞相开发和船下一个迭代,128 -层产品,到2019年中期,分析师表示。

在研发,供应商也在第二代技术,这是256年和512年层。说:“这是一种竞赛Jeongdong崔承哲,分析师。“这是一个种族最多的栈”。

有些偏离路线图。在一个场景中,供应商最终会搬到一半节点保持领先。YMTC,背后的竞争,计划船64 -层设备在2019年年中,但它会跳过96 -层生成和直接转移到128层。“他们的使命是三星和其他。也许在2020年或2021年,他们将做128,”崔书记说。

现任3 d NAND suppliers-Intel微米,三星,SK海力士和Toshiba-aren不会止步不前,他们将战斗在扩展中保持领先地位。但每个供应商正在采取一种不同的方法3 d NAND规模。

无论如何,3 d NAND扩展是很困难的。从96层迁移和超越更艰巨的一系列技术和成本的挑战。

96层,3 d NAND闪存供应商可能需要朝着新旧技术的工厂。事实上,有重新崛起的低温腐蚀,最早出现在1980年代。键和其他新技术正在进行中。

图3:3 d NAND闪存的路线图。来源:Imec

flash下降
商业环境带来了另一个挑战。去年,NAND闪存市场受困于产品短缺,供应链问题和困难的技术过渡。

今天是一个不同的故事,3 d与非市场预计将在今年年底崩溃,”吉姆说方便,客观分析的分析师。”,我们已经看到一些价格下跌。现货市场价格一直下降。”

情况是不同的比许多周期,特点是需求疲软和过剩。“我们即将过剩”,方便的说。“问题是人们越来越高效制作3 d NAND闪存。它的供应驱动的。没有短缺的需求。”

与非一般,平均销售价格(asp)预计将在2018年和2019年的23%,下降24%。据Gartner总的来说,与非收入预计将在2018年达到587亿美元,高于537亿年的2017美元,根据Gartner。

图4:Q2 NAND收入预期来源:Gartner

不过,从长远来看,一些预测更乐观。“如果你看看这个从顶层,灌木丛生的市场,”西蒙·杨说,首席执行官YMTC。“如果你看看中国消费的内存芯片,这是一个相当大的数量。”

与此同时,半导体设备制造商正在密切关注市场。有些供应商经历了记忆订单放缓,但预计整体市场增长。总的来说,晶圆工厂设备市场预计将从510亿年的2017美元增长到2018年的560亿美元到580亿美元之间,根据电话。”(的)设备市场搬到下一个阶段在扩大半导体,申请”——Kawai说,总裁和首席执行官电话在最近的一次演讲。

除了不确定的商业环境,在技术方面也有挑战。多年来,行业销售平面NAND闪存设备用于存储应用程序。NAND闪存的存储单元,存储的数据。最新的NAND闪存设备存储多个比特的数据(3或4位/细胞)。NAND闪存的数据仍然存储即使在电力系统中是关闭的。

平面与非细胞基于浮栅晶体管结构。多年来,供应商相应细胞的大小从120纳米到1今天xnm节点政权,使产能100倍。但在15 nm / 14 nm,平面与非是精疲力竭了。

这就是为什么这个行业正在3 d NAND闪存。在平面与非,记忆细胞是通过水平连接字符串。在3 d NAND,字符串是垂直折叠,站了起来。实际上,细胞堆积垂直的方式来规模密度。

有几个水平或垂直堆栈层。密度增加更多层。例如,东芝的64 -层设备(3-bit-per-cell)是一个512 gb的设备,65%大容量单位芯片尺寸对其48-layer芯片。

东芝的最新96 -层产品(4-bit-per-cell)拥有一个1.33位的能力²小模的大小在64 - 40%层产品。“QLC将有一个改变游戏规则的影响在许多不同的市场,”斯科特·尼尔森说,高级副总裁的记忆在东芝业务单元。

一般来说,供应商扩展3 d NAND大约每年一种技术生成。2018年,供应商从64 - 96层迁移产品。然后,供应商预计将从2019年的96至128层,其次是256年2020/2021层,和512年2022/2023,据Imec。

其他人则遵循不同的节奏。YMTC将从64至128层,从而跳过96。YMTC跳过96层有几个原因。首先,64 -层设备价格竞争力的,在一段时间内仍将是甜点。然后,从密度的角度来看,YMTC说64层设备是96 -层接近其竞争对手的产品。

“如果你看看我们现在的速度,我们正在非常快,“YMTC杨说。“64后的一代,我们仍然计划有一个时滞在12到18个月。我们计划在我们的下一代直接到128。基于这样的速度,我们将得到非常接近持平(别人)”。

从128年到256年层不简单,虽然。有些人会搬到一半节点之前飞跃至256层。例如,三星将从128层180或190层左右,据。

扩展的3 d与非
无论如何,3 d NAND规模,供应商正在两种approaches-single甲板或字符串叠加。这两种方法都是可行的,但是它们是不同的,各种权衡。

“第一个规模这些设备去越来越层。96今天正在发生。我们看到一条做一个甲板对多达256,”首席技术官里克Gottscho说林的研究,在最近的一次演讲。“扩展这些设备的第二种方式是一个甲板和堆栈另一个甲板上。创建另一个的挑战。”

三星是拥抱单层的方法。在其最新的设备,这实际上是92层,三星堆栈中所有92层相同的单片死,分析师表示。

其他人正在string-stacking方法。在64层设备,例如,一些发达两个独立32-layer部分。然后,他们逐个堆叠起来,使64 -层芯片。

然后,96层,一些结合两个单独的48-layer芯片。在这两种情况下,两个芯片被绝缘层隔开。

这两种方法,单甲板和字符串堆积,是可行的。“双栈可能变得更加规范的96。说:“可能会有一些做单堆栈Mahendra Pakala,过程开发的董事总经理应用材料。

每个方法都有一些技术和成本的问题。在弦叠加,例如,一个供应商两个设备。实际上,供应商的数量翻一番的步骤做一个设备,它转化为成本和周期时间。

在单层方法中,供应商是一个设备在一个镜头。理论上,这降低了成本和周期时间。但在工厂,单层的方法是很困难的。一些人认为这种方法可能会随着时间的推移失去动力。

这两种方法都遵循相同的过程步骤。工厂,从平面与非3 d NAND是不同的。在2 d NAND,使用光刻过程依赖于缩小尺寸。

光刻技术仍然是用于3 d NAND闪存,但它不是最重要的一步。对于3 d NAND,从光刻转向沉积和蚀刻的挑战。

3 d NAND流从一个衬底。然后,供应商接受第一个挑战flow-alternating栈中的沉积。使用化学汽相淀积(CVD),这个过程包括沉淀和叠加交替衬底上薄膜。

首先,一层材料沉积在衬底上,其次是在上面一层。重复这个过程几次直到给定设备所需的层数。

每个供应商使用不同的材料。例如,三星存款互层氮化硅和二氧化硅基质。“你沉积氧化物氮化物或oxide-poly,这取决于类型的设备制造,”林Gottscho演讲中说。

还可以堆叠数百层衬底。但随着越来越多的层,挑战是堆栈层的厚度和良好千篇一律在高吞吐量。的应力和缺陷控制的巨大挑战。此外,该堆栈往往在压力下屈服。

图5:电影堆栈沉积的挑战。来源:林的研究。

在单层的方法,变得更加明显。为此,供应商将堆栈96层衬底上的电影。“这是很多沉积。如果你看看其他设备,如传统DRAM设备、逻辑设备或先前的2 d NAND闪存,他们没有96层沉积的电影,”Gottscho说。

有解决方案。例如,林已经发布了一个产品执行背后沉积,而补偿造成压力。

避免压力的另一种方法是使用字符串堆积。例如,您存款一个48-layer设备层,然后重复这个过程在其他设备上,形成一层96 -产品。

一般来说,48-layer交替堆栈沉积过程是成熟并产生相对更少的压力,但也有挑战。“你需要一个甲板上列队。如果他们都是高度变形,你将会有大调整错误,”Gottscho说。

高纵横比蚀刻
这一步后,硬掩模是应用于电影堆栈和孔的顶部。然后,最困难的部分来了flow-high-aspect比率(HAR)腐蚀。

为此,蚀刻工具必须钻小圆孔或从设备堆栈的顶部通道衬底底部。渠道使细胞彼此连接在垂直堆栈。设备可能有250万个频道在同一芯片上。每个通道必须平行和制服。

执行这个步骤使用今天的反应离子刻蚀(RIE)系统。简而言之,腐蚀装置产生微小通道与离子轰击表面。“腐蚀是非常困难的,非常耗时,”林Gottscho说。“基本定律的比例缩放蚀刻说长宽比越高,熔敷层的甲板上,孔越小,腐蚀越慢。”

然后,随着腐蚀过程渗透入更深的频道,离子的数量可能减少。这减缓了腐蚀速率。更糟糕的是,不必要的CD可能发生变化。

图6:管道腐蚀的挑战。来源:林的研究。

64 -层设备60:1的长宽比,相对于32位/ 48-layer设备40:1。不过,今天的腐蚀装置可以做这项工作,至少在某种程度上。“32 - 48 - 64层设备使用传统蚀刻工具HAR通道孔,“TechInsights Choe说。

基于这个前提,可以想见,供应商可以迁移从96年到128年使用字符串叠加层和超越。理论上,使用传统蚀刻工具,供应商可以处理两个64 -层设备,使128层。

单层的方法是另一个故事,纵横比爬70:1之外。“96层,我们可以用一步蚀刻蚀刻。但是你可能会腐蚀损坏或资料并不好。如果我们用一步蚀刻,我们确信这是非常困难的。”

单层96 -层设备,哈尔的行业需要传统蚀刻工具一步。“然而,另一个等离子体的工具和方法是必要的。崔泰福强调低温腐蚀是一个例子。”

传统的腐蚀装置包括一个交替的过程在室温下腐蚀和钝化步骤。相比之下,低温腐蚀是在低温下进行。他们使用fluorine-based高密度等离子体。

“低温腐蚀并不新鲜。人们使用它为其他应用程序,”应用的Pakala说。“原子在高温下移动。如果你不想原子而腐蚀,降低气温。”

然而,低温腐蚀是困难和昂贵的。“我们是回到未来。我们要做的是介绍低温腐蚀。已经在文献中自1980年代中期以来,但它是非常领先的,“林Gottscho说。“这是一个困难的技术,但是我们已经取得了很大的进步。低温腐蚀的优点是,你得到更多的反应物在底部腐蚀前的高纵横比的功能。加强腐蚀率。这是一个昂贵的技术来实现,但利益大于这些额外成本。”

更多的步骤
过程后,每个供应商遵循不同的流。在某些流动,通道两旁是多晶硅和二氧化硅。

然后,原来的氮化层堆栈中删除。闸极介电层沉积,后跟一个导电金属门填补wordlines使用钨。这是一个简化版的一个复杂的过程。

图7:3 d NAND流程流来源:客观的分析

一般来说,整个过程是一个连续流动的工厂进行。供应商将首先衬底,构建逻辑电路在其上,紧随其后的是与非结构。

YMTC,然而,有另一种方法。公司处理电路在一个晶片和NAND结构在另一个圆片。然后,两个晶片是保税和连接电用数以百万计的金属垂直互连结构的访问。YMTC的方法,被称为Xtacking,减少了制造周期时间20%,允许更高的密度。

需要时间YMTC坡道进入生产,所以现任球员将继续主导竞争格局在可预见的未来。

不过,可以肯定的是,这是一个很好的时间oem厂商。3 d NAND闪存产品将丰富的有竞争力的价格。

有关的故事
NAND闪存市场减速带
下一代内存加大