迈克尔Hargrove

迈克尔Hargrove

(所有的帖子)
迈克尔Hargrove Coventor半导体和集成过程工程师,林研究公司。他已经在半导体技术开发业务工作了30多年。他开始他的职业生涯在IBM,他致力于先进CMOS技术的发展。然后他花了五年时间在爱普生研发,致力于高速/高频设备设计和描述。后来他加入了AMD, high-k /金属门技术。Hargrove随后转换到GlobalFoundries研发在奥尔巴尼,纽约。Coventor他关注的是三维半导体过程建模。Hargrove收到塞耶工程学院的博士学位在达特茅斯学院,在新罕布什尔州汉诺威

作者的最新文章

量子计算机和CMOS半导体:回顾和未来的预测
通过迈克尔Hargrove- 6月16日,2022 -评论:0

随着量子计算,需要外围容错逻辑控制电路达到了新的高度。在经典计算中,信息是一个单位“1”或“0”。在量子计算机中,单元的信息是一个量子位可以描述为一个“0”,“1”,或两者的叠加值(称为“叠加状态”)。控制c…»阅读更多

推进到3 nm节点和超越:技术,挑战和解决方案
通过迈克尔Hargrove8月19日,2021 -评论:0

似乎昨天finFETs被缩小设备比例限制的答案长度和所需的静电学门。finFETs开始在22 nm节点的引入,并一直持续到7 nm节点。除了7海里,它看起来像nanosheet设备结构将用于至少5 nm,可能3 nm节点。nanosheet设备结构brainc……»阅读更多

半导体内存进化和当前的挑战
通过迈克尔Hargrove- 7月16日,2020 -评论:0

第一个电子虚拟内存是Williams-Kilburn管,1947年在曼彻斯特大学开发的。它使用一个阴极射线管存储位点在屏幕上的表面。计算机内存的进化从那时起磁存储系统,包括许多如磁鼓内存,磁芯存储器、磁带驱动器,和磁泡存储器。自从19…»阅读更多

连接Wafer-Level寄生提取和网表
通过迈克尔Hargrove——4月18日,2019 -评论:0

半导体技术模拟世界通常分为设备级的TCAD (CAD)技术和电路级紧凑型建模。较大的EDA公司提供高级设计仿真工具执行lv(布局与示意图),刚果民主共和国(设计规则检查),和许多其他软件解决方案,促进整个设计过程在最先进的技术节点。在这…»阅读更多

硅光子学的审查
通过迈克尔Hargrove8月- 20,2018 -评论:0

随着摩尔定律迅速开始说这是here-new老技术的应用已经引起了人们的注意。一个特定的兴趣领域是光子学。国家光学与光子中心教育定义光子学技术的生成和利用光和其他形式的辐射能的量子单位光子。它也可以…»阅读更多

晶体管电平性能评估基于Wafer-Level流程建模
通过迈克尔Hargrove- 5月30日,2018 -评论:0

三年前,我写了一个博客名为“连接虚拟晶圆设备级别TCAD仿真与建模,“我描述SEMulator3D虚拟晶圆之间的无缝连接的软件平台和外部第三方TCAD软件。我现在高兴地报告,设备级的电流-电压性能分析现在内置模块内SEMulator3D所以…»阅读更多

FD-SOI技术的优点
通过迈克尔Hargrove1月18日,2018 -评论:0

如果我没记错的话,这是在1989年的设备研究会议的潜在优点SOI(绝缘体上硅)技术讨论了晚上在激烈的小组讨论。小组讨论,有许多倡导SOI,以及许多反对者。我并没有真的认为更多关于SOI技术直到年代中期,当我坐在一个会议,其中t…»阅读更多

使用空气间隙减少BEOL寄生电容
通过迈克尔Hargrove- 10月19日,2017 -评论:0

减少back-end-of-line (BEOL)互连寄生电容为先进技术节点发展仍是一个重点。多孔性能介电材料被用来实现减少电容,然而,这些材料仍然很脆弱和容易的可靠性问题。最近,气隙被成功纳入14纳米技术[1],和众多方案……»阅读更多

是什么驱使SADP BEOL变异性?
通过迈克尔Hargrove——5月18日,2017 -评论:0

直到EUV光刻技术成为现实,多个模式技术,如三litho-etch (LELELE),自对准双模式(SADP)和自对准四模式(SAQP)被用于满足严格的模式要求先进的back-end-of-line (BEOL)技术。7纳米技术节点,模式需求包括一个金属距40 nm或更少。这个…»阅读更多

  • 赞助商

关于

导航

与我们联系

版权©2013 - 2023 SMG |服务条款|隐私政策
Baidu