中文 英语
首页
技术论文

在Si平台上以高足迹密度定义和生长III-V垂直纳米线

受欢迎程度

瑞典隆德大学的研究人员发表了题为“Si上密集垂直III-V纳米线的定向自组装和栅极全方位沉积的影响”的新技术论文。

文摘:

“制造下一代晶体管需要新的技术要求,例如减小尺寸和增加结构密度。开发高成本效益的加工技术,大面积制造小间距垂直III-V纳米线,将是实现高密度栅全能晶体管、高电子迁移率和低功耗的重要一步。本文演示了如何通过嵌段共聚物(BCP)的定向自组装(DSA)处理具有可控行数的III-V纳米线阵列,从单行到500nm的带。此外,相对于衬底晶体方向的dsa取向影响纳米线面形配置,从而影响纳米线间距和栅极全方位沉积的可能性。一个高χ聚(苯乙烯)由电子束光刻确定的导线引导的-聚(4-乙烯基吡啶)BCP图案被转移到氮化硅中。然后,氮化硅被用作在硅平台上的砷化铟(InAs)缓冲层上的选择性区域金属有机气相外延掩膜,以44-60纳米的行间距生长垂直InAs纳米线。最后,我们还演示了高κ氧化物和氮化钛在这种高图案密度下的沉积,以进一步说明下一代晶体管所需的考虑因素。”

找到开放获取这里是技术论文。2022年4月出版。

Lofstrand,。,贾法里,R。,Svensson, J。,琼森,一个。,梅农H。,路上,D。,Wernersson L.-E。,Maximov,我。,Si上密集垂直III-V纳米线的定向自组装及其栅极全方位沉积的意义放置电子。板牙。2022, 2101388。https://doi.org/10.1002/aelm.202101388。

相关的
我们图书馆有更多晶体管技术论文
GAA晶体管在3/2nm的影响
从设计的角度来看,有些事情会变得更好,而有些事情会变得更糟。
3nm/2nm新晶体管结构
栅极全能fet将取代finfet,但过渡将是昂贵和困难的。



留下回复


(注:此名称将公开显示)

Baidu