未来75年的器件和晶体管

晶体管发明75周年在IEDM上引发了热烈的小组讨论，引发了关于CMOS的未来，III-V和2D材料在未来晶体管中的作用，以及下一个伟大的存储架构将是什么。[1]

来自内存、逻辑和研究社区的行业资深人士认为，高na EUV生产、1000层NAND闪存和混合键合是推动因素。混合键合将用于在堆叠互补fet (CFETs)中组合器件和不同的材料。

SK海力士Solidigm事业部技术顾问、前代表李石熙(音)表示:“对于DRAM技术的扩展，有可能出现电容横向延伸的3D设计新配置。”“是的，现在很多人都在研究它，因为你可以放松电容的限制，你可以在水平方向上形成它。目前仍有很多挑战，但通过未来五年的努力，你将看到某种形式的3D DRAM。”

与李一起参加会议的还有Lam Research全球新兴记忆董事总经理Gosia Jurczak;英特尔(Intel)高级研究员Tahir Ghani;Anton DeVilliers, TEL的研发副总裁和光刻图案研究员;imec半导体研发高级副总裁Serge Biesemans;NIST纳米器件表征部门负责人David Gundlach;美光(Micron)高级和新兴内存副总裁Nirmal Ramaswamy;以及IBM研究员Heike Riel。(主持人强调，小组成员是以行业资深人士的身份发言，而不是代表各自的公司。以下是那次讨论的节选，为了清晰起见，有一些小的编辑。)

硅仍占主导地位
该行业正在不断探索新材料，但硅CMOS可能在可预见的未来保持强劲。Lam的Jurczak说:“硅通道是我们在晶体管中已经建立起来的材料体系，实际上很难被超越。”“我想回到20年前的历史，当时硅锗通道首次发表，在长通道晶体管中具有非常明显的迁移率优势。然而，我们不得不等待20年才能在产品中看到硅锗通道。另一个例子是III-V材料。再一次，我们看到了电子迁移率的巨大好处，它实际上是NMOS晶体管的一个非常好的候选者。五年后，在发表了大量关于III-V材料研究的论文后，结论是，当我们使用短通道晶体管时，我们没有看到这种好处，因为移动性下降了，然后我们得到了很高的可变性。”

硅CMOS仍然是最容易理解和证明的材料，尽管有一些局限性。Jurczak说:“有了这样的历史，当我看到2D候选人时，我怀疑我们在未来10到20年内将如何做到这一点。”“我们今天在移动性方面看到的是，它实际上还没有达到硅的水平。”

尽管如此，人们还是对2D材料的堆叠和机动性有很多乐观的看法。IBM的Riel说:“这确实是一个很好的选择。”“使用纳米片，你可以看到堆叠工作，它在各个方面都有根本性的进步。社区善于发现挑战，然后解决它们。我们20多年前就开始做全能门，现在已经有了。”

imec的Biesemans说:“由2D材料制成的通道设备需要堆叠。“很难想象将nMOS-pMOS-nMOS-pMOS-…并排放置，就像我们在平面或finFET技术中做的那样。2D材料器件应该出现在堆叠的nMOS和pMOS层中。要创建该路径，首先应该堆叠硅，然后替换通道材料。但压力并不存在。不知怎么的，我觉得这种张力缺失了。”他补充说，随着混合键合工艺的成熟，它们将变得更像商品工艺，最终允许在晶体管水平上实现。

英特尔的Ghani说:“与非堆叠选项相比，堆叠选项将使具有不同原子长度和不同基底的材料组合成为可能。”

DRAM, NAND的限制
TEL的DeVilliers指出，堆叠和混合键远非微不足道。“我们在内存领域的朋友向我们展示了如何堆叠，”他说。“堆叠并不难。很难叠起来赚钱。从工具方面，我们可以从3D NAND中了解到很多关于堆叠的知识。”

从器件到互连需求，Jurczak指出需要更低的热预算和替代材料。小组成员讨论了背部动力的最新趋势。连接前端过孔变得越来越困难，特别是当尺寸接近几纳米时，所有过孔的图案、覆盖和打开都变得越来越困难。

与此同时，NIST的冈拉克谈到了保持计量精度和准确性的必要性。“我们在更大范围内更好地解决问题的能力变得非常重要，”他说。“虽然(材料)的ppm纯度在某种程度上可能已经足够，但也许我们正在转向ppb纯度，这需要在整个供应链和产品生命周期的标准测量服务方面进行创新。”

而美光的Ramaswamy则专注于DRAM器件的可扩展性。“DRAM缩放是由几个部分组成的，我们可以选择具有基本限制的部分。许多特性都在10nm以下，触点甚至更小。我们可以讨论十分之几纳米，或者几个掺杂原子。但通常情况下，DRAM一直与电容器有关，其长径比约为50:1，并且还在不断增加，介电常数为40 +。我们能不能达到50度而不渗漏太多?如果要我选择的话，我会说是电容器。”

SK海力士的Lee对此表示赞同。“对于具有几何缩放的1T-1C结构，电容器始终是一个挑战。如果你观察介电材料，你会记得导带偏移量和介电常数。你们有这样的关系。所以，是的，你可以找到一种材料，而不是基于氧化锆的材料，但是你有更少的导带偏移，这样泄漏电流就不是一个问题。但它总是在变化，从根本上说，如果我必须选择一个，电容器是限制器。”

IEDM总是有特色的论文涵盖各种替代内存架构。高速缓存是一个特别热门的领域。但专家们被问及是否有任何技术可以取代根深蒂固的NAND和DRAM设备。Jurczak说:“DRAM和NAND闪存非常强劲，很难被击败。”“所以DRAM的未来是DRAM，但新兴的内存可能会填补一些空白。”

混合键合的堆叠能力可能为DRAM提供新的用途。

Lee表示:“随着先进的封装技术，一些企业已经在CPU上堆叠SRAM。“但在三级缓存之外，我们还能有四级缓存吗?根据工作负载的不同，您可能会从这个额外的缓存层中获益。”

DRAM可以满足这一需求。"新兴记忆体有续航能力问题，但不一定是非易失性记忆体，且业界已具备大规模生产DRAM的能力，并使用先进封装来连接DRAM， " Lee说。

英特尔的加尼对此表示同意。他说:“这无疑开辟了一系列以前没有的可能性。”“尽管是芯片外的，但先进的封装可以实现低芯片外延迟和高带宽。”

另一个讨论的主题是向近内存或内存计算的转变，特别是缩短内存和处理之间距离的投资回报。美光科技的拉马斯瓦米说:“如果我们看看移动计算，我们平均损失了大约15%的能量移动数据。”“因此，为了可持续发展，电力效率非常重要。这是一个自然的过程。这将会发生。”

但什么时候是另一回事。Ramaswamy指出，架构师和程序员需要一起展示近内存/内存计算是如何工作的。他说，这需要时间来解决。

EUV可扩展性
EUV光刻在16/14纳米是可选的，但在7纳米及以下被认为是必不可少的。但EUV在5nm以下已经失去动力，领先的晶圆代工厂——三星、英特尔、台积电——正在展望高na (0.55) EUV及更高的产品。最大的问题是，在那之后会发生什么?它会是无掩模模式还是某种形式的自组装?

英特尔的Ghani表示:“2025年，高na EUV将投入生产。”“即使在未来使用更高na的EUV工具，我们也可能不得不使用音高加倍或四倍模式方案来实现持续的维度缩放。但我认为在未来6到8年里，不会出现根本性的阻碍因素。”

计量学看起来更像是推进到1nm节点及以下的障碍，特别是随着3D结构的增加。NIST的Gundlach说:“公制科学还没有跟上EUV的步伐。“你能在EUV的大容量环境中进行测量吗?或者我们是否处于无法看到我们正在制作的东西的极限?”这里有很多机会。”

自组装似乎不会与现有的模式方法竞争，多种方法可以一起使用，也可以用于不同的金属层。

1000 -层与非
从200+层向1000层NAND层的过渡正在进行中，但这将需要新的材料、NAND架构和改进的资本设备来提高吞吐量。

美光科技的Ramaswamy说:“我们现在有232层，到2020年可能会达到1,000层。”“我们有很多非常关键的蚀刻、沉积和填充工艺。我们需要一个设备路线图来跟上技术的发展。现在我们没有能力生产1000层。所有工艺都需要具有成本效益，并具有适当的公差。”

李同意了。他说:“我们必须扩大堆栈规模，因为你不能一直增加楼层。”“你还必须缩放天花板，高纵横比蚀刻是一个大问题。几年前，在另一个论坛上，我说过，如果你提供一种每小时蚀刻12片晶圆的工具，我就有一个问题。情况实际上越来越糟。工程师们会找到解决方案的。”

量子计算增强了高性能计算
未来如何使用量子计算是另一个巨大的未知数。

IBM的瑞尔说:“量子半导体并不是要取代一般的CMOS晶体管。“这不是量子计算的目的。但量子是用来解决经典数字计算机永远无法解决的数学问题的。有很多例子，但我们几乎忘记了，因为我们学了很多近似。在某些情况下，它们工作得很好，但在其他情况下则不太好。当我们仔细观察时，我们发现量子计算将有助于解决这些问题。”

量子比特的生成和相干性已经有了稳步的提高。Riel说:“大约三周前，第一个433个量子比特的处理器发布了，关于如何提高速度、规模和质量等性能，我们有明确的目标。”“我们从硅行业了解到，你需要一个清晰的路线图，所以我非常乐观。我们正处于一个新事物的开端，它不是取代晶体管，而是增强它。”

对于量子计算来说，这是一个漫长的过程。NIST的Gundlach指出，朱利叶斯·埃德加·利利恩菲尔德早在1925年就构想了固态放大器，为量子设备奠定了基础。“回想一下，Lilienfeld专利是几十年前的事了，所以这个行业非常擅长制定长期愿景并能够实现。”

可持续性和人才相伴而生
芯片行业的两个热门话题是吸引人才和提高可持续性，这两者是交织在一起的。专家们一致认为，年轻人非常关心地球的健康，因此招聘工作需要更好地宣传他们在全球半导体领域工作可以对环境产生的影响。

SK海力士的Lee表示:“我们正在进行一项有趣的实验，韩国的大型工具公司制定了一项特殊计划，以保证大学毕业生的就业机会。”他指出了创新方法的必要性。“如果你是一名教授，你会有强烈的观点，因为我们的使命不仅仅是找到工作。可持续性是一个巨大的话题——净零排放——作为一家半制造业公司，我们有很多事情要做。至于化学品和气体，我们仍在使用温室气体，并与材料供应商合作替换它们。半导体设备消耗大量电力，我们必须使用可再生能源。要做到这一点，一个公司必须与很多不同的方面合作，许多公司已经签约，所以这是必然的。”

尽管如此，这仍然是一个巨大的挑战，特别是在晶圆厂使用的某些化学品和气体中。“问题是，‘如果我们不能替代气体，我们能让减排系统更有效吗?不幸的是，这通常意味着更大的功率。我们必须优化整个系统，潜在地整合减排和整合泵。”

美光科技的拉马斯瓦米谈到了ESG的三大支柱(环境、社会和治理)，即用水、危险废物的产生和处理。“我们在可持续发展方面设定了非常强烈的目标，特别是废水回收，再利用高达75%至90%，将危险废物填埋到零。获得完全可再生能源也是一个大问题。”

在某些方面，这正变得越来越容易。IBM的瑞尔说:“随着时间的推移，人们的意识一直在提高，但我们需要以最有效的方式采取行动。”“但有些事情，比如节约能源，是可以马上做的。

对于半导体员工，Jurczak强调了半导体所激发的对技术的热情。“当我问我的同事为什么他们还在这个行业，他们给出的最重要的原因是激情。”

结论
近30%的IEDM与会者是第一次参加。这是增长所在的地方，也是未来就业的地方。芯片行业正在进入一个前所未有的创新和增长时代，从器件研发到新材料和更紧密的集成。向先进封装的转变，以及随之而来的所有挑战，将需要新的合作水平，以抵消摩尔定律的逐渐减弱，以及设计和制造芯片的成本不断上升。

一项针对观众的民意调查显示，人才墙和成本墙是半导体持续发展的最大障碍，远远超过了人们所感知的性能、功率和内存墙。但这些墙只是暂时的，聪明的人配备了一系列新的使能技术和材料，很可能会打破所有这些墙——围绕它们设计新的方法。

参考
1.S. DeGendt和S. Datta(组织者)，“晶体管技术75年-(没有)退休时间?”2022年12月6日，IEEE国际电子器件会议(IEDM)。