扇出包装增加蒸汽

扇出创建一个热点,在市场上获得蒸汽速度远远超出了任何预期甚至在今年年初。

的方法已经存在好几年了,是一个wafer-level包装过程,使超薄、高密度包。

为什么兴奋?苹果显然是移动扇出包装,据分析师。之前,房子的应用处理器的iPhone,苹果公司使用更传统的package-on-package(流行)技术。

然而,对于下一代iPhone7,台积电被认为是使苹果A10应用处理器为苹果在铸造的基础上,根据Yole开发署的报告。基于16 nm finFET过程中,苹果的A10将安置在台积电的扇出技术,被称为信息,根据研究公司。

当然,苹果也有可能改变主意和移动方向不同。但是苹果的报道是促使其他外包半导体装配和测试(OSAT)房子,如公司、ASE,官方,统计和其他人来说,在扇出加强他们的努力。事实上,由苹果或者其他,扇出包装市场预计将在2020年达到24亿美元,高于1.74亿年的2014美元,根据Yole。

“讨论苹果使用台积电的信息创建一个不少议论,”Jan Vardaman表示TechSearch国际。“如果你考虑这一事实没有衬底(在扇出),你可以让这个包非常薄,和它有电的优势。因此可能对苹果和三星智能手机。苹果也对我们的行业产生重大影响。每个人都是。这并不意味着每个包都要使用扇出,就像并不是所有的包都是倒装芯片,更不用说铜柱。”

其他厂商和芯片制造商也采取强硬看看扇出,但搬到这个包类型提出了一些挑战。例如,客户面临一些困难,如果不是混乱,选择。每个扇出提供者的技术提供了一个稍微不同的味道。一些正在研究六种不同的扇出类型。

更糟糕的是,扇出二维,2.5 d和三维集成电路配置。此外,扇出是300 mm晶圆上产生。但最终,该行业想要扇出面板格式,这就需要设备行业开发新工具。

在技术方面,扇出生产流程中有一些问题,即晶片翘曲和收益率。成本也将发挥作用。

总之,扇出涉及一系列复杂的问题。帮助该行业领先,半导体工程采取了看一些与扇出更大的问题。

为什么扇出?
转向下一代移动产品和其他系统驱动需要薄包。一种超薄包类型被称为wafer-level芯片级包(CSP)。说:“Wafer-level CSP是扇入William Chen表示,研究员先进半导体工程(ASE)。“Wafer-level CSP是最小的包是可用的。所以,智能手机采用了wafer-level CSP。”

扇入,根据Yole,耗尽了蒸汽在200 I / o和0.6毫米的配置文件。“你有wafer-level CSP芯片,然后你萎缩。这是同样的产品,但是你产生一个更小的死。如果你这样做,那么你对球形阵列的空间不再是足以提供I / o的数量,”陈说。

更多的I / o,芯片制造商可以使用另一个名为倒装芯片的wafer-level包。但倒装芯片处理器和显卡的高端包。

所以,扇入扇出充满差距和倒装芯片。与扇入扇出允许I / o的分配超出了芯片的足迹,使包配置文件在≤0.4毫米,根据TechSearch。

在某些方面,2.5 d / 3想扇出包与2.5 d / 3 d堆叠使用tsv死。不过,一些人辩称,这两种技术都是针对不同的市场。“2.5 d和3 d是分开扇出,“ASE的陈先生说。“它们用于不同的应用程序。”

一般来说,扇出包是针对汽车、移动产品和射频。“与扇出有很多动力,”斯科特·西科尔斯基说,在新科金朋产品技术营销的副总裁。“这并不一定是正确的解决方案为每一个应用程序和每一位客户。”

与此同时,在扇出流,这个过程始于一个载体和双面胶带。录音坐在承运人。然后,个人死放在磁带上。模具化合物包括模具和磁带的一边。承运人和磁带随后被删除,导致模具嵌入到模具中。然后,所谓的重组晶片翻转上行。顶部的死暴露。然后,再分配行(rdl)形成。焊料球相连,死后扣带回。

说:“扇出不是一项新技术Ramakanth Alapati,包装策略和营销主管GlobalFoundries。“如果你看看传统的扇出,英飞凌发达前一段时间的技术。很多OSATs技术许可,把它投入生产。有多个版本的。”

一般来说,今天的设计规则的扇出10微米线和空间。“现在有什么不同,相对于现有技术,就是我们所说的扇出的高密度版本,“Alapati说。“很多焦点一直低于3 - 3-micron线/空间。这并没有让每个人吃惊。但我想说这阴谋每个人因为它可以扮演了一个重要的部分在大量的产品路线图。它带来了很多形状的优势。在某些情况下它有成本优势。它带来了很多的表像复杂的集成。”

扇出基于3-micron线/空间,下面还没有在生产。“这是在资格。斜坡可能明年或第二年。这取决于客户的需求,”Alapati说。

供应商选择和格式
在任何情况下,厂商和芯片制造商面临一些艰难抉择如果或当他们搬到扇出。的一个显而易见的选择是供应商的选择。在一个方面,例如,英飞凌和一些其他芯片制造商都有自己的内部的扇出包装功能。

此外,传统OSATs,如公司、ASE, Nanium,官方,统计和他人,也在开发扇出包。台积电最近进入扇出包装市场,此举将与OSATs公司竞争。

在选择供应商是一个艰巨的任务,还有许多其他的因素。例如,扇出是一个OSAT使用300 mm晶圆制造的。为此,OSATs使用传统wafer-level加工设备。

在研发,行业正在扇出基于面板或广场格式。面板格式允许更多的死亡,从而降低成本。例如,一个300毫米晶圆使616包10 - x 10毫米,而一个18 - x 24英寸面板生产1911包,根据高通。

“对我来说,300毫米(轮)是不够的。真的不给我们降低成本参与扇出完全,”贝思说凯斯,先进的包装在高通的首席工程师。“当你从300 mm到18 x 24英寸的面板,这是一个严重的降低成本。”

这个问题?这是类似于伟大的450毫米晶圆厂的争论。OSATs需要许多新类型的设备面板格式。但目前还不清楚如果设备制造商愿意冒险和开发新的基于仪表盘装备。只有少数OSATs和铸造厂可以设置面板。

另外,没有标准面板大小本身。“我们必须决定什么大小将是我们小组标准,”凯斯说。“这就是我们现在正在苦苦挣扎。”

设备制造商并不热衷开发新工具面板格式。“从设备供应商视图中,您必须愿意不愿意跳进这平板面积发展,”Thomas Uhrmann说的业务发展总监电动汽车集团。“这是一个巨大的努力扩大设备。这将是昂贵的。”

还有其他问题。“板可能会发生,但面板可能发生在你不需要的地方非常小模数行间距,“GlobalFoundries Alapati说。“如果你做5 - 5微米的今天,面板是有意义的,因为你是不封闭的对齐。但是如果你在2 - 2微米,然后小组成为一个挑战。”

在接下来的两年,扇出的300毫米格式是充分的,专家说。但是很快,该行业可能会要求panel-level处理。当然,这取决于该行业是否能达成一致的标准格式。它也取决于成本和需求。

扇出大量的
下一个大挑战是决定采用扇出技术。在基本的术语中,有几种方法可以做到高密度扇出,如芯片,芯片,脸,脸朝下。

台积电,是实现“芯片第一”过程的信息分散技术。相比之下,去年一群形成的扇出联盟,发展竞争包。由* *,新加坡的研发组织,高密度扇出晶圆级封装(FOWLP)财团包括公司、Nanium,统计,NXP、GlobalFoundries, K&S,应用材料,Dipsol, JSR, KLA-Tencor Kingyoup Orbotech和托托。

该财团正在开发两种类型的高密度扇出packages-mold-first和RDL -第一/ chips-last。在某些方面,mold-first类似于一个传统的扇出流。

“芯片第一是一种过程,死亡是附加到一个临时或永久的材料结构之前创建的RDL扩展从死BGA /达到界面。通过这种方式,产量损失与创建RDL发生模具安装后,对死亡的潜在损失,”罗恩Huemoeller说,在公司研发副总裁。

“反向适用于一个芯片上的过程。RDL首先创建。然后安装模具。在这个流,RDL结构可以是电测试或视觉检查产量损失,从而避免放置好死在坏的网站。低I / O死,RDL很小,收益率非常高(> 99%),先流者优先。然而,对于高价值的死(大I / O),最后的过程是首选,”Huemoeller说。

事实上,扇出的成功或失败取决于几个因素,包括产量。但是有挑战的生产工厂的扇出高产量。“与晶片翘曲问题,”Prashant这个地方说,高级技术总监KLA-Tencor。“此外,rdl越来越小。有破损的金属线,形成压力。

“你也完全加工模具。但是如果你的包装是死杀死,那么你就扔掉好死。这就是为什么对包装过程控制变得更加重要,”这个地方说。

2 d和3 d
扇出支持2 d包,房子一个死亡或多个芯片。此外,扇出可以在垂直方向扩展,支持2.5 d -或3想包。

例如,公司最近推出了一种叫“迅速”的技术,这使得2 d和3 d扇出包。3想包,斯威夫特利用高铜柱子或通过(TMV) through-mold焊料球形成垂直互联。

其他技术,如TSV酒吧和PCB酒吧,还可以用来形成垂直互联。虽然到目前为止,该行业仍是解决各种技术。“每个人都有不同的优点,高通的凯斯说。“我们仍然想知道真的是最后的解决方案。”