电磁分析是中间体设计的关键。
电子设备的小型化趋势以及智能和物联网设备领域的兴起，使得采用芯片组件或3d - ic的异构集成成为小型化和更好互连的可行选择。这种ic的垂直堆叠使下一代复杂的智能设备成为可能，需要高芯片密度和tb带宽。根据预测，到2026年，全球销售的半导体中有28%将是某种形式的3D-IC，流行的形式是插页上的小纸片。
带硅中间体的3D-IC具有高性能、低功耗、增加功能和更小的外形尺寸等优点。然而，在缺乏标准定义的情况下，供应链生态系统仍在不断发展，设计、分析、验证和测试过程也是如此。考虑到3D-IC的多个维度，3D-IC需要更好的架构、芯片对芯片的热、信号、电源和电磁干扰(EMI)分析，而不是单芯片芯片中的单处理节点。
芯片的垂直堆叠要求在初始规划阶段对其产品定义进行立方毫米的分析，并增强跨芯片放置、定时、测试和验证的能力。此外，简化集成流程流程减少了3D-IC设计挑战，缩短了上市时间。重制硅，甚至是硅中间体，比重制PCB要贵得多。调查显示，每一次再生的成本约为2500万美元，这取决于系统的复杂程度。随着复杂性和耦合性的增加，您需要围绕这些挑战出现的EDA工具。这些工具必须解决主要在速度和容量方面的挑战，以解决芯片的复杂性。
集成电路的多层堆叠需要在芯片之间通过中间机进行数据流。高频开关电流，复杂的功率传递路径和高寄生耦合导致堆叠模之间的电磁干扰，使插入器容易受到串扰和电源噪声的影响。所有这些都需要端到端集成解决方案，因此拥有端到端高保真仿真和建模工具来分析、设计和验证复杂设计和集成的信号、功率和热完整性至关重要。
我们的多物理场分析团队构建系统分析解决方案，提供高精度的电磁提取和模拟分析，确保您的系统在广泛的工作条件下工作。我们的智能3d感知工具具有自动化功能，利用我们两步工作流程的优势，解决3D-IC芯片设计的复杂性，并支持共同开发和共同设计环境。这提供了从设计到制造签到的端到端集成，并在设计探索阶段预测下游物理影响。我们的互连分析和设计平台减少了30%的产品开发过程，加快了开发步伐。我们的工具消除了将ECAD数据手动转换为第三方模拟工具的风险，将设计流程计划缩短了三到四周。遗留点工具需要许多更改来支持端到端设计过程。
Cadence的Clarity 3D求解器旨在解决在芯片、插入物、封装、pcb、连接器和电缆上设计复杂3D结构时遇到的EM挑战，提供近场有限元法(FEM) EM分析3D提取、建模和EM仿真。它配备了使用最先进的域分解算法的分布式处理。与传统3D求解器所需的大量tb机器相比，它支持在多个32G机器上模拟甚至是巨大的结构。我们的用例证明了可以将模拟时间从3天缩短到15小时，并且可以从产品开发过程中省去近2个月的时间。
作为3d - ic的关键元件，插入器减少了在晶片之间布线所需的功率。低功耗只能通过降低噪声裕度来实现，因此电磁分析对于插入器设计至关重要。使用传统技术生成用于分析的网格是非常具有挑战性的，特别是对于超薄(<1um)金属层，因为z方向网格不容易使用传统算法建模。借助3D- ic感知工具和创新算法，我们的Cadence团队使用Clarity 3D Solver演示了厚度小于1um的超薄金属重分布层(RDL)的网格生成。该设计包括两个模块，每个模块包含96对高频信号。
大规模并行矩阵求解器技术帮助Clarity 3D求解器实现了近乎线性的可扩展性，而没有任何精度损失。弹性计算架构支持自动分区、无限的可伸缩性以及在任何容量的机器上运行的能力。云优化分发优先考虑低成本、容错重启和动态部署。在遗留系统中，初始网格和自适应网格在一台机器上执行，其中自适应网格成为性能瓶颈。使用Clarity 3D求解器，网格划分(初始和自适应)和频率扫描分布在多台机器上，与遗留系统所需的多台tb机器相比，可以在多台32G机器上模拟巨大的结构。
随着技术节点下降到新的更低的数字，设计和集成复杂性攀升到新的高度，需要先进的自动化解决方案来处理增加的复杂性和技术。任何变化都可能影响硅的性能，这需要广泛的研究，包括许多复杂的提取和模拟。传统的场求解器的局限性迫使用户将3D结构简化或划分为更小的段，由于表面模型边界的人为影响，产生了输出不准确的风险。Clarity 3D求解器可以在为当今智能设备设计系统时解决复杂的EM挑战，并且可以高效地处理大型复杂结构。它可以准确有效地模拟3D-IC结构，减少树脂和上市时间。Cadence的定位是支持3D- ic时代，其一站式商店在统一的驾驶舱中提供3D设计规划、实施和系统分析。
|
|
|
|
|
|
|
|
嗨,本,
我很喜欢读你的文章。我想知道应用方法来实现更少噪音的连接是否是一种选择。我在想从焊锡凸点过渡到微凸点，再到混合铜键连接。当CV效应趋向于零时，这是否使问题变得不那么值得关注?