dvf值得吗?

几乎所有的设计已成为节能和被迫考虑每一个节电技术,但并不是所有人产生预期的结果。此外,他们可以添加到很大的复杂性的设计,增加了时间去tapeout和增加了成本。

动态电压和频率扩展(dvf)就是这样一个权力和节能技术在高性能系统现在正在考虑,设计最新的几何图形,超低电力系统上发现的边缘。在过去,有动态频率的方法要简单得多。基本的想法是,如果频率除以二,所花费的时间完成一个特定任务将翻倍。其他条件不变,总能量消耗似乎保持不变。

问题是这个公式并不占泄漏,这是固定在较长时期。失去的能量泄漏将会翻倍,削减到总能量储蓄虽然峰值功率减少。当电压降低,功率和能量都减少了。但泄漏只有减少线性电压,所以它开始消耗更大比例的总能量。在某种程度上,通常在阈值电压、漏成为主导。

电力和能源节约的上下文中也必须被系统的其余部分。内存电压不能减少了相同数量的CPU保持功能。同时可以减少核心内存电压降到最低,它仍然可以保留内容,在电压不能读或写。

即使不是内存电压缩放通过相同的方式作为处理器,仍然可以取得——特别是在内存受限的应用程序。例如,可能会有更少的争用内存,导致更少的摊位。

等记忆动态随机存取记忆体,必须不断地刷新。和I / O电路经常不能有其电压改变,因为它必须符合标准。

简单来说,执行整个函数的总能量必须考虑,这意味着意识到的典型用例,系统可能会受到。才会额外的成本和复杂性的硬件和软件进行交易与部署DVFS-type的电力和能源效益的解决方案。

基本技术
许多这些技术已经应用了很长时间,不以动态的方式。“如果不需要的东西,关闭它,”亚历山大·米贾托维奇说,高级设计工程师Vtool。“如果不需要运行在一个高电压,然后降低。如果需要的东西活着为了应对数据到达时但不处理任何事情,频率尽可能低。动态扩展只是引入的新方法做旧技术。”

传统的节能技术对许多人来说可能就足够了。“最近的处理器和内存技术的发展导致处理器时钟频率的饱和度和更好的空闲/睡眠模式,“说Progyna Khondkar,产品工程师导师,西门子业务。“这些限制dvf所带来的潜在的节省能源。趟车提供准确的指导来实现设计低功耗设计。这限制了潜在的节省能源的可能性,可以实现从dvf +的困难与dvf验证和实现一个设计方法也可能是一个潜在的原因,限制了其广泛的使用。”

泄漏可以降低回报。“通常不规模是功耗开销,”蒂姆•Kogel表示主要应用工程师Synopsys对此。“因此,最有效的方法计算效率,最大限度地减少能源消耗是跑得快然后停止(rft)。然而,热约束可能需要调节的电压和频率,特别是防止由于温度依赖的漏热失控的权力在小流程节点。自开销能耗等其他组件的记忆和互连不规模,延伸长期执行需要更多的能量来完成这项工作。”

图1显示了模拟扫描结果的人工智能推理设计在不同设计参数如时钟频率,MAC的数量单位,和DDR内存速度。端到端延迟(红色线)与总能量(蓝色栏)。“工作完成得越快,能耗越低,“Kogel补充道。“这是以牺牲高功耗(绿酒吧),因为工作是在一个较短时间内完成。”

图1所示。电力、能源和性能权衡AI推论。来源:Synopsys对此

有几个技术被使用。“虽然电压比例越来越广泛实施,对很多人来说这是一个新的,当然非平凡的特性,”理查德·McPartland说技术营销经理Moortec。“我们区分静态电压缩放(sv),动态电压和频率扩展(dvf)和自适应电压(AVS)。”(参见图2)。

这些计划是比其他人更适合特定的应用程序。“例如,sv计划非常适合应用程序与连续,通常高工作负载,“McPartland说。“例如,电信芯片数据总是到达一个固定利率,你不能简单地把时钟频率和VDD。这里sv将是一个不错的选择。相比之下,dvf方案特别适合变量工作负载,你可能有较低的时间活动或为不同的应用程序可能需要重新配置SoC不同级别的处理。”

图2所示。静态电压缩放和动态电压和频率扩展技术。来源:Moortec

自适应频率扩展sv (AVS)相似。“在AVS,有一组传感器,这是放置在芯片,你测量电压在一个特定的位置,“说Mallik Vusirikala,高级经理、产品管理有限元分析软件。“然后是闭环反馈LDO(低辍学调节器),提高了电压或降低电压。如果芯片的电压在一个地区下降,你可能想要加大电压,这样你的频率满足。”

AVS和sv倾向于使用细粒度的动态电压缩放在有限的范围。“dvf通常有一组固定的电压,“Vusirikala补充道。“例如,您可能想要块在300 mhz,或我希望我块400 mhz。它将固定步骤根据应用程序的需要。”

dvf可以极端的范围。“dvf 0.5伏特之间使用,一直到0.95伏,“莫费萨尔说,总裁兼首席执行官Movellus。”,是从近门槛一直到0.95伏,上面电气负荷的极限。它很有挑战性dvf很广。你需要标准单元库特征在这极端的电压范围,这往往成为一个自定义项目的公司,想做它。不是每个人都能负担得起dvf,因为你必须改变你的图书馆。”

知道哪些技术将工作最好,和必要的范围,应用程序必须被理解。“在内存受限的情况下,工作负载,电压和频率减少通过节约dvf提供二次能源和立方减少权力,“说Shidhartha Das,高级工程师主要研究手臂。“另外,增加电压通过dvf使工作负载的性能提升,需求更大的权力。这就是利润——特别是由于电压噪声事件——发挥着至关重要的作用,因为它们限制了允许voltage-boost由于峰值功率限制。设计技术,使动态适应电压噪声影响可以优化这些利润,从而使dvf的有效应用,包括性能和效率收益。”

在最先进的节点,它正在成为一种必要的技术。“先进finFET节点提供尖端的性能,但伴随着更高的过程变化,“Moortec的McPartland说。“电压比例使VDD供应per-die甚至voltage-domain的基础上进行优化,所以死FF特色(或域)可以较低VDD操作,保存重要的电力和能源,同时实现所需的性能。目的是优化VDD卫队乐队每死在最坏和最小化操作,最高VDD如果它不是必要的。”

显然,这只可以用传感器,测试人员或芯片。“我们建议包括一个完整的芯片显示器,”他说。“这些可以大大降低测试时间需要确定操作点(s) -电压/频率对。他们还提供可见性芯片条件,包括流程速度,VDD直接在关键电路块,和温度在整个死亡。芯片实现电压缩放时监测是一个重要的元素。”

设计问题
有一些潜在的缺陷设计dvf系统时要牢记。“你必须持有时间在最高电压,温度最高,最快的角落里,“说Movellus费萨尔。“违反基本上是一个死去的芯片。这将是一个统计误差,很难调试。然而,设置时间是最难的最低电压,另一端。为了达到足够快频率最低的电压,你最终使用大量的低门槛的设备,这往往是非常漏水的。现在,当你去你的高压操作,在泄漏你付出很多,你支付很多利润之类的东西。”

另一个领域是电力供应的困难。“当你打开电源开关,电源从董事会不能足够快的响应启动特定的块,“说Mallik Vusirikala, Ansys高级经理、产品管理。“这是由于电感在董事会和包。当一个块的权力,它排放的开瓶部分电路的芯片已经功能。这就意味着有大量的下降发生在不间断块和现有的功能逻辑,所以你必须慢慢地打开它,这意味着有一定量的时间块准备计算。”

这是第一阶段。“首先你打开电压和给解决,“费萨尔补充道。“那么你改变频率,你必须等待的锁相环频率。这需要的时间也浪费了时间,所以寻找可以快速的解决方案是很重要的。当你锁定新频率,然后可以开始做的工作。”

应用程序级的担忧
在AVS和sv做硬件,dvf通常包括软件。“dvf主要是应用程序问题,”罗莉Koskinen表示,首席技术官为最小值的处理器。“应用程序必须被重写,以便它可以利用dvf能力。有设计问题,如验证和鉴定的超宽dvf,但是如果你知道你的应用程序和你有良好的硬件和软件团队之间的协同作用,dvf只是为了你。”

其他人也同意。“你可以允许软件来控制它,应该有硬件机制来告诉它可以关闭部分,或者只是部分芯片,将自己进入睡眠模式,直到他们被一些外部信号唤醒,“奥利维拉Stojanovic说Vtool验证高级经理。“由软件支持的模式,硬件将决定如果它可以断电后一段时间不被使用。或者,软件可以负责决定何时关闭的东西。这些都是体系结构的选择。您需要了解您的应用程序和实际图时间表使用每个芯片的一部分。”

这就要求软件团队理解硬件架构和软件的影响。“如果你想关掉某些银行的内存,你必须决定,如果它的内容将被保留,“Vtool的米贾托维奇说。“这应该不会影响任何人,但它是软件需要理解的东西。这意味着软件需要用这样一种方式,它允许电力技术是有效的。你永远不能简单地告诉软件来运行,使用的所有资源,并认为你会节省电能,从自动化硬件方法。谁是写软件需要意识到他们所允许使用的低功耗模式”。

验证问题
dvf创建额外关注的实现电压和频率边界需要充分解决在你的验证策略。“发生的一个问题是驾驶一个信号从低压领域更高的电压域,“说Ansys Vusirikala。“如果信号的驱动销是在一个较低的电压与接收机相比,你可以得到一根撬棍当前接收器。门电压可能不完全交叉阈值快速画过度。”

标准和工具可能不直接支持的方法。不支持”的频率部分dvf UPF值或节能仿真工具的今天,“导师的Khondkar说。“然而,用户可能会写SystemVerilog断言可以通过仿真环境,协调与实际电压变化从testbench或稳压块。”

但也许最大的验证问题是角落的数量必须考虑时间关闭。“你需要定时收于多个角落,在不同频率点,在不同的电压,“Vusirikala补充道。“这是典型的多模,multi-corner关闭。现在你将有更多的角落关闭。”

那些角落之间的转换也需要考虑。“从电源完整性的角度来看,你需要做的压降分析这些额外的角落,以确保满足你的频率,“Vusirikala说。“那么,当你从低频切换到更高的频率,将会有增加的电力需求。您需要验证LDO是否能够及时回应你的块增加到一个更高的频率,并开始计算。如果LDO芯片外,过度/低于和包的噪音可以成为一个问题。这些问题不存在如果LDO芯片上因为没有电感。”

其他问题
额外的设计复杂性,验证的复杂性,和软件问题,还有其他球队需要记住的事情。“在考虑dvf的整体成本和收益时,您需要考虑安全,”塞吉奥Marchese说,技术营销经理OneSpin解决方案。“远程物理攻击基于触发故障通过电路滥用正在崛起。Rowhammer是一个著名的例子。dvf特性还可用于引发故障和目标的缺点。根据应用程序中,可能需要做一个风险评估,识别的弱点,并制定安全措施,防止恶意滥用。不存在任何按钮工具解决这个安全保证的挑战。正式工具有能力和特性结合一个详尽的分析复杂dvf控制与故障注入功能,可以识别和验证问题缓解策略。”

或许最大的问题之一是能够预测结果。“权力架构师理解很难估计反馈回路的动态影响,“说Synopsys对此Kogel。“电源管理器确定操作点的基础上,预测负荷,进而影响加工性能,因此预计负载。此外,你需要考虑约束应用程序的最后期限,热节流,甚至长期影响像芯片老化由于温度变化,这使得它很难评估的好处和影响具有静态电子表格分析的动态电源管理。虚拟样机联合力量的工具和性能分析和优化dvf政策可用。这个想法是为了模拟SystemC事务级别的性能模型结合UPF3系统级模型。”

结论
的权力和节能dvf可以广泛但这些收益可以削弱很快如果不考虑整个系统。许多设计使块被启动和关闭,许多添加多个系统执行高性能功能和待机模式功能。这允许在每个的更高层次的优化模式。但是一些设计可以通过单个系统取得重大胜利,能够在多个性能/功率运行水平。

此外,当变异成了一个关键问题,一个自适应系统可以让局外人顺应规范,有效地增加产量。

采用也许最大的障碍是动态系统依赖于软件的重新建构,这地方在一个项目中额外的成本和风险。随着时间的推移,储蓄可能会迫使改变的力量。