多模式EUV与High-NA EUV

铸造厂终于在生产与EUV光刻7海里,但芯片客户现在必须决定是否使用EUV-based实现他们的下一个设计多个模式5 nm / 3 nm或等待一个新的单井网EUV系统3 nm和超越。

这个场景围绕ASML的电流极端紫外线(EUV)光刻工具(NXE: 3400 c)和一个全新的EUV系统大数值孔径透镜(EXE: 5000),这通常被称为high-NA EUV。还在研发、ASML新的high-NA EUV系统特性一个激进的0.55 NA镜头8纳米分辨率的能力。当前NA系统的延伸,0.55 NA工具是针对2023年3 nm节点,但它可能会出现在后面的节点,如2 nm。mammoth-size工具极其复杂和昂贵。

然而,英特尔和其他国家正在加速high-NA EUV系统的发展。这些芯片制造商希望避免的多模式EUV 5 nm和/或3海里,而迁移到下一个节点与high-NA使用单一的模式。这并不是说多模式EUV永远不会得到部署。它可能会在需要时使用或如果没有其他选择。

今天,三星和台积电制造7纳米芯片使用ASML现有的EUV工具,集成了一个0.33 NA镜头。在7海里,芯片制造商模式的微小芯片功能使用EUV-based单一模式的方法,这将创建模式用一个光刻曝光。

5 nm,芯片制造商可以使用ASML现有的0.33 NA EUV工具,这可能需要单和/或双模式EUV。一度,双模式EUV似乎简单。但人们越来越担心双模式EUV许多设备过于复杂和昂贵。在3海里,三重模式EUV是必要的,这是不被认为是可行的。

因此芯片制造商将扩展单一模式EUV尽可能长,大约30 nm-28nm音高。“如果你想走到28纳米球,你有一个选择的双重模式,模式或high-NA三倍。每个人都想拥有high-NA。最好的办法是28 nm现有的数值孔径,然后去high-NA,最后去多个模式,”哈里·莱文森说,HJL光刻技术负责人。

因此,必须开发high-NA。0.33“在不断完善的同时,我们需要开发0.55,”马克·菲利普斯说英特尔研究员、主任光刻硬件和解决方案在芯片巨头,在最近的一次演讲。“英特尔有一个健壮的路线图的过程节点需要解决和EPE (边缘位置错误)EUV光刻技术持续发展的好处。High-NA EUV需要避免0.33 NA掩盖分歧,消除了累积EPE掩盖分歧,减少过程的复杂性和降低成本。我们需要在2023年生态系统准备支持它。”

在石版家和面具制造商,飞利浦的演讲是一个行动呼吁让high-NA EUV跟踪和解决技术的差距,即面具和抗拒。High-NA一直都是针对2023年,但是这是很危险的,它可能会根据过去的事件。当前EUV晚了几年前进入生产。

虽然2023年似乎很远,high-NA EUV是一个巨大的事业与多个挑战,需要时间和金钱。它还需要在设备和材料供应链协作。即使这样,也不能保证它会工作或保住芯片扩展。

图1:ASML High-NA EUV工具。来源:ASML

从光学到EUV
在芯片扩展,芯片制造商相应减少或减少了0.7倍的晶体管规格在每个节点,从而降低每个晶体管的成本。反过来,这使得新的电子产品的开发更多的功能。

芯片制造是一个简单的过程,直到20 nm,当平面晶体管碰壁。从2011年开始,在22纳米芯片制造商搬到finFET晶体管和16 nm / 14 nm。

FinFETs运行速度更快,需要更少的权力,但是他们是困难和昂贵的。现在的节奏扩展节点从18个月延长到2.5年或更长。

光刻技术芯片扩展的关键部分,模式功能芯片,也触及20 nm的障碍。光刻过程始于一个光掩模。芯片设计一个集成电路,从一个文件格式转换成光掩模。集成电路设计的面具是一个主模板。

在工厂,面具是放置在光刻扫描仪。晶圆被搬进扫描仪。扫描仪项目光通过掩模到晶片,晶片上创建模式。

这是一个简单的过程在28 nm及以上。设计组装在一个面具和一个扫描器模式在晶片使用单一光刻曝光,这是一个单一的模式的过程。

在20 nm,面具上的设计特性变得太密集,使它更加难以打印在晶圆上明显的特征。所以芯片制造商搬到多个模式,原面具形状是放松和分成两个或两个以上的面具。

“每个面具都是单独印刷,最终成像整个组原本形状到晶片上,”大卫·阿伯克龙比解释说,营销总监导师,西门子业务。

模式这些特性在一个晶片,芯片制造商使用不同的流程计划在工厂,等双模式或自对准计划,这使较小的芯片。

图2:自对准间隔避免掩盖失调。来源:林的研究

图3:双模式增加密度。来源:林的研究

多个模式扩展了IC按比例缩小到7海里,但也增加了每个节点的复杂性。“193海里的原因浸没式光刻技术正变得越来越有挑战性,是因为为了揭露一层晶片的模式,你必须做多个模式。然后你必须行起来,所有这些问题,”首席执行官安琪》表示d2。

总之,芯片制造商可以扩展193海里/多模式7海里,但是它变得太笨重的和昂贵的5海里。这就是EUV适合。它简化了这个过程,并使芯片制造商模式最困难的特性在7海里。光刻技术并不是唯一的设备的工厂。你还需要CMP,沉积、刻蚀、离子注入和其他系统。

今天,ASML是航运其最新EUV扫描仪,被称为NXE: 3400 c。使用13.5纳米波长,0.33 NA系统使13海里的决议。一个246瓦的源动力装置使吞吐量170片每小时(wph)。

这两个三星和台积电最近搬EUV投入生产在7海里,研发5海里。英特尔也在开发EUV。

EUV了开发时间超过预期,由于各种技术问题。许多都是固定的,而该行业正在其他问题,如系统正常运行时间和EUV薄膜。

此外,光阻——光敏感材料晶片用于模式图像——可能导致芯片随机或stochastic-induced缺陷。

在7海里,抵制不太容易推断统计学。“现有的抗拒是足够的插入点。7 nm节点,大约40 nm最低音高,“HJL莱文森说。

最小间距是指金属在芯片2 (M2)结构。基于finFETs, 7海里铸造节点包括M2之间音高40 nm和36海里。(英特尔的10 nm类似于7海里的铸造厂)。

在7海里,芯片制造商使用单一模式EUV从40纳米球。最初,EUV可能被部署在困难的金属层芯片,即孔/通过。

单一模式EUV作品,所以芯片制造商将尽可能扩展它。这是一个移动的目标,但单一模式EUV延伸到30纳米球,可能是28 nm。

现在,芯片制造商也都准备好了5 nm过程,他们将延长finFETs。台积电是5过程特性30 nm。

在这个球场,芯片制造商都提高了对单一啪嗒啪嗒EUV的极限。如果芯片制造商不能扩展单一模式,他们将使用双模式EUV。在双模式,您将在晶片上的两个面具和打印功能使用低剂量的抗拒。

Imec和其他各种多模式EUV过程发展。然而,一些专家认为它太贵了。“我不认为双模式意义从经济的角度来看,“HJL莱文森说。“在光学光刻技术,使一切工作,你有这些自对准方案。没关系在光学光刻技术。一个光学曝光三分之一的成本是一种EUV曝光。这是一个更大的问题比一个额外添加一个额外的EUV暴露光。”

在多模式,挑战是使彼此不同的层。“即使我们将多个模式技术应用到EUV,覆盖将非常困难,”道格·格雷罗州说,资深技术专家布鲁尔科学。

低剂量的抵制,行业假定双模式EUV将工作。“低剂量的吞吐量优势并不直接与剂量,规模“HJL莱文森说。“在250瓦的电力来源(使用中间集中),吞吐量的抵制敏感性20 mj / cm2略大于50%以上的吞吐量抵制敏感性40 mj /平方厘米。这意味着双模式的曝光工具资本成本在20 mj / cm2约30%大于单一模式40 mj /平方厘米。对于实际的双模式,有面具的额外成本,耗材和non-lithographic操作,所以双重曝光在低剂量是一个昂贵的解决方案。”

high-NA是什么?
双模式EUV 5 nm仍是一个选项,如果是划算的。但与此同时,finFETs可能将在5海里失去动力。

所以在3 nm芯片制造商正在开发一种新的晶体管称为nanosheet场效应晶体管。定于2021年,nanosheet是finFET的门周围包裹。球范围从24到21 nm。

目前尚不清楚该行业是否能留在路线图。只有少数公司能够负担得起这些节点。当然,并不是所有需要先进的节点。“人民希望极端维度逻辑在gpu, cpu和应用处理器,”Dan Hutcheson说VLSI Research的首席执行官。

在5 nm,铸造厂和顾客面临一些有趣的决定。在28纳米球下面,铸造厂和他们的客户有以下options-double模式EUV,三重模式EUV或high-NA,据HJL莱文森。

路线图,与此同时,阿斯麦公司将开发一个版本的2021年0.33 NA EUV系统,其次是high-NA 2023年3海里。阿斯麦公司将有机会实现这个目标。“High-NA是一个扩展我们已经知道的东西。获得更高的NA而言,主要是工程工作,“VLSI Hutcheson说。

根据这个时间表,high-NA不会准备3海里。如果没有重大故障,系统可能会准备好下一个节点。

无论如何,high-NA是必要的。“High-NA可能从2 nm节点开始,“说富有智慧,技术主管总经理林的研究。“类似于比较EUV和浸没,high-NA有几个价值主张。首先是减少周期时间工厂的能力,作为一个传递high-NA需要多次处理总比0.33 NA EUV。第二个是边缘位置错误。密集的图像可以最好的对齐光刻掩模而不是试图使工厂几个不同的步骤。第三是设计的灵活性。特定的设计元素只可能在一个面具,和high-NA提供了一种改进的成像窗口为这些元素。产量也密切相关的处理步骤。通过减少流程步骤,产量提高。”

ASML high-NA发展一段时间。使用13.5纳米波长,0.55 NA系统8纳米分辨率180 wph吞吐量。“这个high-NA扫描仪的目的,针对一个8海里的最终处理决定,是延长摩尔定律在未来十年,”Jan van Schoot表示高级ASML首席架构师。

“我们看到需要较小的决议,以及防止双模式的需要。,high-NA逻辑继承者0.33 NA系统关键层。0.33 NA将搬到层少一点关键在未来如果你看未来,”van Schoot说。”high-NA工具的另一个理由是,我们也看到,我们必须应对对比和光子散粒噪声。我们看到,我们需要更多的剂量。剂量是战斗的吞吐量。出于这个原因,我们在这里还可以帮助的更严格的决议有对比。如果你有更多的对比,然后有效打击这个,你可以保持低剂量,因此生产率高。”

high-NA工具是一个更大、更复杂的版本的当前系统。它把更快的阶段。它利用同一laser-produced-plasma源动力装置。

high-NA,阿斯麦公司将利用许多技术从当前的工具。许多块必须从零开始。到目前为止,ASML完成系统设计。蔡司是high-NA光学发展。

仍然有几块必须一起high-NA EUV之前准备好,包括扫描仪/源单元,口罩和抗拒。

在所有方面有重大挑战。根据HJL光刻,主要挑战是:1)拒绝;2)源动力;3)小depths-of-focus 0.55 NA;4)透镜偏振控制;5)缝合问题;6)面具;和7)成本。

“high-NA EUV的光学系统是复杂和非常昂贵的,”布鲁尔科学的格雷罗州说。“光学系统可以只做一半,所以需要两个敞口/领域。”

而不是一个传统的透镜设计,high-NA工具将使用一个变形镜头0.55 NA。变形镜头产生不平等的放大以及两个轴互相垂直。

除此之外,high-NA工具运行像当前EUV系统做了一些调整。这个过程发生在一个真空环境,因为几乎所有吸收EUV光源。

EUV过程开始在一个大容器的扫描仪。船,一个小液滴发生器发出细小的锡滴速度快。然后,在选择的时候,源动力装置火灾两激光脉冲到船。第一个脉冲击中滴。第二次点击相同的液滴和蒸发。蒸汽成为等离子体,进而发出EUV 13.5纳米波长的光。然后,EUV光源经过一个可编程的照明器,光子反弹十多层的镜子。

在这一点上,EUV光击中面具。然后六多层反射镜的光学投影。最后,光击中面具6-degree角。在这个角度,反思可能导致阴影效应,导致photomask-induced成像畸变在晶片上。这就是所谓的面具3 d效果。

high-NA系统解决问题,但有一些权衡。在今天的0.33 NA工具,镜头支持4 x放大的最大曝光字段大小26毫米x 33毫米。

然而在high-NA,变形镜头支持8 x放大扫描模式和4 x在另一个方向。增加图像放大从4 x 8 x提高了分辨率,降低了跟踪效果。

但增加放大也削减图像字段大小的一半。因此扫描器可能最终只打印功能设备的一部分。这主要涉及到更大的模具尺寸。

为此,芯片制造商必须诉诸于一种叫做缝合的技术。这涉及到暴露的过程模式的一部分有一个面具,然后用第二个面具暴露下一部分。然后,面具和印在晶片缝在一起。

这是一个复杂的过程,减少了吞吐量135 wph。但为了满足135年wph规范,ASML单元系统设计了一个储料器。系统公开第一中场所有晶片在一个很多。它存储晶片在机载储料器。然后,它使第二半部分。

为了解决这个问题,您可以开发模具尺寸较小的芯片。另一个解决方案是chiplets。在chiplets,你有一个小图书馆死去,然后组装和连接高级包。

一些chiplets可能需要先进的节点,而另一些则不会。无论如何,小死或chiplets可以暴露在整个领域的一半。因此,他们不需要缝合。”也是一种方式half-field-size high-NA限制,”英特尔的菲利普斯说。“你不需要一个巨大的计算死如果你这样做。”

不过,有一个吞吐量。对于较小的死没有缝合,吞吐量是155年到170年wph,根据ASML。

少了什么
在high-NA,还有其他几个缺口,如掩模技术和抗拒。

在面具,这个过程始于一个面具空白。一种EUV掩模空白由40到50交替层硅衬底和钼,导致多层250 nm - 350 nm厚的堆栈。这个多层堆栈之上,面具空白还包括一个ruthenium-based覆盖层,其次是钽吸收器。

帮助解决3 d效果,该行业可能需要新的和稀释剂吸收材料。“3 d效果与high-NA更加明显,“说杰夫•Akiki球兰总统空白。“因此,薄吸收更重要。在驱动的推动新材料降低3 d效果。”

似乎没有一个路障。今天,EUV掩模生产工具也到位,包括光掩模检查系统和多波束面具作家。缺少的是EUV薄膜。

像光掩模,抗拒光刻的关键。对EUV,工业使用化学放大抗拒(汽车)与金属氧化物抗拒。

“今天的抗拒EUV是基于化学放大,“林的智慧说。“一种EUV光子(92 ev)与抵制和形式主要(~ 80 ev)电子,从而碰撞,导致一连串的二次电子以低得多的能量被photoacids (PAG)。每一个步骤需要一个有限的距离,例如PAG间距为几个纳米,电子倾向于随机运动被抓获前几纳米。这个间距的变化称为“抵抗模糊”,从根本上限制了决议。业界的共识似乎是化学放大抵抗模糊限制分辨率低于30 nm球场。”

high-NA EUV,该行业可能会需要抵制超越汽车。“材料将挑战极限,”布鲁尔科学的格雷罗州说。“有人说化学放大抗拒将没有分辨能力。减少集中在更高的NA,抵制厚度将会下降更多。这意味着将会有很少的抵制有良好的对比度和高质量的图像。相反,较低的粗糙度会放大。”

在最近的一篇论文,ASML和保罗谢勒研究所评估各种high-NA EUV抗拒的性能。基于工作,无机抵抗显示最佳性能(11 nm半个球场分辨率)与低剂量l和67 mj / cm2。抵制仍在进行中。

结论
在拒绝和其他技术突破high-NA是必需的。行业工作,但这里有几个未知数。

同时,芯片制造商正在不同的体系结构,规避芯片扩展,如先进的包装。很好有后备计划,以防high-NA推迟或停止。

有关的故事

单和多模式EUV

延长EUV超出3海里