最后在一系列:获得高质量材料仍然有问题即使在较小的晶片大小。但也有一些亮点。
为了将替代材料进入CMOS主流频道,制造商不仅需要单个晶体管设备,但完全可制造的流程流。工作在最近的IEEE会议(华盛顿特区电子设备12月9 - 11日,2013年)表明,大量的工作有待完成几乎所有方面的流程。
第一,最根本的是,很难使集成电路没有基质。迄今为止,大多数设备开发工作用锗晶片(pmo)或者输入晶片与一个InGaAs外延层(nMOS)。甚至很少有研究试图整合两个材料相同的晶片显示了具有挑战性的完全整合可能。例如,IBM苏黎世研究人员使用层传输技术构建混合氧化硅/锗硅/氧化/ InGaAs晶片。台面结构被蚀刻到晶片和用于设备制造。虽然初步结果是好的,但还不清楚这种方法将可制造的。其他挑战,nMOS和办公室的区域有不同的海拔相对底层的晶片。景深窗口先进光刻非常狭窄,所以它可能不是容易使设备类型集中在同一时间。然而,即使是这样一个显著的光刻技术问题暂时无关。设备质量300毫米InGaAs晶片并不可用,捐赠者InGaAs层生长在一个2英寸(50毫米)InP衬底。
图:流程集成InGaAs n-FETs和锗硅p-FETs混合晶片。图片由IEEE。
简单地获取高质量的替代渠道材料仍然是具有挑战性的,即使在小晶片大小。即使C-V锗场效电晶体有不同的通道流动特征曲线和起始原料的其他电气性能是相同的。东京大学的研究由于这种行为的电中性散射网站,可能在锗氧杂质、晶片。而材质很可能会改善市场增长提供激励和资源供应商,目前很难判断具体结果是由于成功的流程优化或不一致的起始原料。
在InGaAs晶体管、流动性与晶体取向之间差异极大,优于(100)(111)方向的方向。Irisawa和同事开始InGaAs-on-insulator晶片,第一次有选择性地蚀刻appropriately-oriented鳍到原始的衬底,然后沉积外延InGaAs上面三角形通道。显然,任何这样的集成计划将取决于小心片对准实现最佳的设备性能。
一旦达到device-grade通道材料,形成高质量的闸极介电层的下一个步骤。在这里,最近的结果提供了乐观的理由。作为以前讨论的,一个初始2O3沉积似乎并不需要使钝化InGaAs接口。而干净的表面是至关重要的成功的栅氧化层沉积和原子层沉积表面似乎是使技术准备、d·哈桑·德和同事获得好拉2O3电介质。这种材料,以及高频振荡器2提供比铝高介电常数2O3,提高最终选择通道设备的可伸缩性。
最近的工作在源极和漏极接触材料替代频道也有前途。几种不同的组织与锗和InGaAs salicide-like镍基接触使用。在这些过程中,沉积镍形成源极和漏极的合金半导体-锗或InGaAs然后多余的镍蚀刻。2012年,工人在IBM实现统一Ni-InGaAs合金厚度、与衬底的突然转变。虽然电气合金的稳定性是一个潜在的担忧在更高的处理温度,这似乎是由于解吸III-V半导体组件,没有相变,可以用一个合适的覆盖层是有限的。也有可能,因为德和同事显示,限制镍和半导体之间的混合,形成一个非绝对的2接触层。
虽然这个结论我们的特别报告选择通道材料,它当然不结束我们正在进行这个话题的报道。我们希望有更多的新闻报道在未来数月乃至数年。同时,本系列的其他文章中可以在这里找到:
|
|
|
|
|
|
|
|
[…]新挑战Post-Silicon通道材料[…]