时钟控制和功率控制是一个好的开始,但还可以并且应该做更多的工作以减少权力。
权力的担忧被半导体一直在上升在过去的几十年,但我们希望能看到未来的分析和自动化从EDA公司,行业准备投资吗?
自从Dennard扩展停止提供自动功率提高到一个更小的几何,大约在2006年,半导体已经越来越有限权力。最初的重点是泄漏,轻松解决了驱动电路的部分,并没有被使用。但随着迁移到finFETs,泄漏成为占总能耗的比例小得多。因此,收益来自动态功率优化。
的优化的权力需要时间和资源。“每个人都说低功率是很重要的,但当事态严重时,有一个最后期限芯片出了门,”马克说Swinnen产品营销主管有限元分析软件。“它必须满足刚果民主共和国,它必须满足时间,但它没有满足一定的功率极限。许多设计团队把力量放在他们优化作为一个负担,一件事时,他们必须追逐已经超载。如果有人说芯片的功率消耗是相当高,响应很可能是,我们尽了最大努力。”
情况正在改善。“设计公司甚至都没有一个力量的方法表示:“10年前,穆罕默德·法赫德主要技术销售工程师西门子EDA。“权力被认为是一个关键问题是最近的一个现象。他们已经开始优化顺序时钟门控。他们开始首先针对失败消耗或浪费电力,然后进一步加强他们的方法找到控制潜在的其他地方。最大可能节省功率在设计周期的早期阶段,即RTL设计。你越是转向右边的设计周期,减少影响你对储蓄力量。”
某些行业比其他的更先进。“芯片制造商更担心热量和权力问题,主要受人工智能的计算需要今天,”杰伊•罗伊说,SoC功率连续组主任Synopsys对此。“所有AI设计有很多计算和内存之间传播数据的转移。使权力问题是非常重要的,而且几乎无法控制的。”
低功率并非来自一个工具。“人们不天真了,但在过去,他们正在寻找一个银弹减少权力,“说Ansys同化。“如果你做低功耗RTL设计,可以节省10%到20%,然后你做低功耗时钟和节省3%。有时这些小收益他们不感兴趣。然后你做低功耗替代和节省5%。他们正在寻找良方,这根本不存在。权力是一个系统性的心态必须在整个流程,在某种程度上和每一步的影响力量。增加3%、5%、4%,最后有一个低功率芯片。”
这些收益的从后端开发周期。”EDA工具和大部分的设计流善于处理错综复杂的新工艺技术如finFET或FD-SOI,“Anshuman辛格说,权力和Ambiq的性能架构师。“然而,同样的工具还没有与架构权衡和系统级分析工作做得好。”
做系统级优化是说起来容易做起来难。“努力从方法论的角度来讲,计算资源和工程人才部署系统级技术肯定不小,“Guillaume Boillet说,产品管理主管Arteris IP。“只有最先进和power-savvy设计团队投资。”
动态功率
今天焦点是动态功率的减少,这是直接关系到活动流经系统的数量。许多人认为这相当简陋,这样如果有一个切换输入和输出的变化,会有一些动态功率耗散的设备。
有各种各样的复杂水平最小化。“EDA行业提供电力优化良好接地,很好理解,但很有限,”罗伊说Synopsys对此。”这意味着给定一个设计,和一些活动,流经的设计、创建的实现工具而言是相当成熟的最佳设计结构流经它的活动。许多技术可以应用在合成或地点和路线。对于高频网,可以促进他们在金属层链帽是减少和降低。而约15%至30%的设计关键时机,其余的不是,所以你可以从这些收回一些权力。这些事情已经有了相当的了解和在工具。”
也许最大的收益来源时钟门控。“时钟门控保存实力通过修剪时钟树,这样失败不激活当没有输入的变化,“西门子法赫德说。”,为减少动态影响最大,或开关电源,整体设计的。”
但更多的是可能的。“自动化应用的领域代表只有一个子集的总体上能做些什么来减少电力消耗说:“Arteris Boillet。”特别是,自动动态功率降低技术非常当地自然和高度依赖于向量的质量活动,这本身就是非常困难的产生。”
进入下一个级别并不容易。“我们需要的是提高抽象活动本身,”罗伊说。“我们不能只看切换,我们不得不开始关注的活动,如果我在CPU中运行一个指令,甚至在高级别上,如包的数据通过一个系统。打开很多的空间功率降低,在RTL设计层面,以及在SoC或架构级别。”
系统级优化
左移位越多,收益的可能性就越大。“房间里的大象是流经的活动设计,”罗伊说。“这是一个领域的行业并没有花费太多的时间。有很大的机会减少电力的如果你能减少冗余流经系统的活动。例如,设计技术,如多级管道调整的时机,但有一个房间开始看着流经他们的活动,从而影响力量。”
在很多情况下,它包括软件的分析是必要的。”的架构和系统级的大部分收益可以实现,这就是现在的努力,“Boillet说。“能够紧密整合宏观硬件实力还原机制的软件是关键。作为一个例子,通过提供一个标准接口的软件通过一个智能互连可以提供交通信息,激活宏观层面的操作系统可以利用技术。这些影响总体能耗远高于当地技术。”
今天,软件工作负载前馈硬件。“软件应用程序可以运行在一个仿真器,我们可以得到权力或SoC的切换配置文件“法赫德说。“我们使用,切换配置文件驱动RTL功率优化平台。是很重要的,我们从软件应用程序创建正确的向量,这可能发生当我们与真实世界的场景运行的软件应用程序。我们可以使用向量生成的仿真器,他们甚至可以使用向量估计的力量或优化它。”
软件开发是脱离很多发生在硬件。“你怎么减少交通与运动相关的数据,提高缓存命中率?”罗伊问道。“如果你有一个缓存小姐,你要用更多的能量回到之前的数据。底层工具可以提供分析和变得更聪明,如果他们也有能力模型的基础半导体试图模拟或仿真,能给反馈。”
反馈回路将变得越来越重要。“如果软件工程师有一个更好的升值模内的功耗,在子块,他们可以做出更好的决策在开发软件时,”斯蒂芬•Crosher说Synopsys对此SLM硬件策略主管。“你怎么,通过设备或一生的生命周期的产品,升级软件和了解会影响设备的齐全,在野外?的更多的信息反馈给软件开发者的领域,更好的他们可以评估影响,我们会看到不少进化。试图找到更细粒度的和分布式的方法评估权力在整个芯片的体系结构是一个非常有趣的空间。”
为了实现这些目标,工具链必须适应。“当人们编写软件,编译器之间,”罗伊说。“编译器优化的调整速度运行的软件。如果我把这个C构造和创建一个汇编指令序列与第二组指令,第一组的总运行时将是10个周期,和第二个可能是8个周期。不明白今天是什么编译器指令序列,电力或能源配置文件是什么?信息编译器没有是因为编译器可用硬件模型,只有周期信息,或者计时信息。他们没有权力信息。”
这种缺乏模型影响各级设计。“确定固件和软件设置最优功率和性能仍然是主要的迭代测试和表征,“Ambiq的辛格说。“IPs是越来越重用,这样设置继续增加。因此,制造商们留给自己的设备来确定最佳的特性和功能实现。例如,一个任务是否喜欢语音识别是最好的本地执行无线耳塞通过专门的神经网络引擎边缘或发送到手机,制造商必须决定在没有适当的权力和能源消耗数据。因此,系统、网络和架构级电力和能源分析保持半导体设计的下一个前沿。”
低电压
尽管有很多是通过高层和系统技术,还有很多可以保存后端,特别是电压降低。“部分由于几何缩放(保持尽可能恒定电场),还因为权力,有一个强大的对芯片,低电压”说Ansys同化。“电压驱动到小于0.7或0.8伏特。超低电压政权带来问题的设计,尤其是权力的完整性。当芯片运行在1.5伏,权力分配的芯片可以一点电压下降,但当你在阈值电压附近的供应,你负担不起。设计师们在极端压力下保持电压降至最低限度,并减少配电网络空间”。
变化可以这些设计的“复仇者”。“我们需要谈论攷虑最小化的电源电压,“说Synopsys对此Crosher。“看着V最小值种每设备基础上可以有更完善的优化方案,如dvf和AVS,因为你发现地板水平特定的芯片。在测试期间,人们想知道临界水平,关键路径故障级别,然后把供应尽可能。这涉及到做关键路径分析。然后比较,V最小值供应水平最低,或者测试,而攷虑。关键是,这些关键路径可以改变。它可以改变从设备到设备,它可以改变取决于温度。如果你能供应较低,但仍达到相同的数据吞吐量和性能标准的芯片,但较低的供应,这是非常有价值的。”
这种分析可能会非常复杂。“问题不仅仅是保持电压不变,它有自己的要求,但即使有一点电压降,它减慢细胞,”说同化。“即使每个单元的电压降是可以接受的,这些细胞在一个路径的倍数,每个看到一些电压下降,意味着路径会慢下来,这将影响你的时机。但电压降是依赖于两个电源开关时,以及当邻国开关。从七个纳米,邻居交换对压降的影响越大。所以,突然你的时间取决于你周围的邻居的切换,并且影响你的时间和如何计算?什么是最糟糕的场景切换会给最大的电压影响具体路径?”
有些是后天习得的。“有很多信息的芯片,在其生命的不同阶段,通过设计、生产、和攷虑,也帮助提高电力优化的一些工具在设计阶段,“Crosher说。“如果没有反馈,我们这样做过于悲观,over-margined设计方法。但是我们可以少fear-dominated方法,考虑最坏的情况下,实际上采用reality-dominated方法通过观察硅是如何制造的。这些信息可以传递到设计过程over-margined少,过度悲观的方法。现实分析然后反馈到设计阶段。”
没有自动化的解决方案优化。一种改进的产品通过削减一千。可用削减的数量越来越多,但在许多情况下,EDA行业只能提供分析工具。工程师还需要优化,这意味着这些电力的成本削减将永远是权衡经济影响。
除非有成为一个“能源之星”水平,必须满足,或设计性能是有限的权力,权力仍将是一个次要的设计考虑。
相关的
11减少人工智能能量消耗的方法
推动人工智能边缘需要新的架构,工具和方法
dvf值得吗?
动态电压和频率扩展可以节省大量电力和能源,但设计成本高和验证困难。
权衡提高性能,较低的权力
定制的设计正成为常态,但让他们工作不是那么简单。
在更快的隐性成本,低功耗的人工智能系统
权衡在AI /毫升的设计可以影响从老化可靠性,但并不总是以可预测的方式。
寻找权力漏洞
找到耗散功率意味着你明白期望,如何测量它,以及它如何与真正的硅。我们进一步的比你期望的。
电力优化可以与人工智能“按钮”如果有快速模拟模拟器AI可以用来评估其实验。然而SystemVerilog语言每个人都使用数字设计没有模拟功能,没有(IEEE)计划将其添加。
你不能验证dvf与当前工具,更不用说什么优化。
你好布莱恩,
有趣的条款,但是我不能同意最后一章:“除非成为能源之星标准必须满足,或设计性能是有限的权力,权力仍将是一个次要的设计考虑。”
有很多地区,电力消耗是主要的问题。电池驱动的设备大多是ICs。还有普兰蒂,他们会越来越多的进入消费者的大众市场。我可以看到它特别是在智能手机和laptopts,人们更关心设备工作多久电池(重要基准方面),但是另外多少电力设备消散(有些设备时非常糟糕的评论太热在用户手中)。