通过SerDes高速串行链路的自动路由后验证来减少计划滑移

大多数高速串行链路在路由完成后不会得到验证，因为这一过程既耗时又技术密集型，而且SI专家供不应求。因此，大多数串行通道是按照规则布置的，通过人工检查进行验证，并在没有进行彻底分析的情况下发布制造。未经验证的渠道可能会导致冗长(且繁忙)的原型调试、电路板旋转和进度延误。

我们需要的是一个自动的路由后验证过程，用于验证设计中的所有通道，以详细地符合SerDes协议标准。这样的解决方案使设计人员能够在布局过程的早期发现问题，从而更容易纠正问题，并在知道所有串行通道都已经过验证的情况下，放心地发布制造设计。

问题是:冗长的路由后模拟和原型调试

如果路由后验证串行链路是如此重要，为什么那么多PCB设计发送到原型厂没有完全验证?部分原因是现代产品中普遍存在串行链接。如今，所有的东西都充满了串行链接——电脑、手机、智能手表、汽车——这个清单还在继续列着。有很多设计，还有很多链接需要验证。这就引出了第二个更大的问题:根本没有足够的信号完整性专家来处理这么多工作。信号完整性专家通常就像艺术家一样——每个人都有自己的风格，并且处理任务的方法略有不同。他们所做的大部分工作都是基于详细的知识和经验，而且是个人的。真的没有任何东西像信号完整性分析装配线-分析流程不是标准化的，因此，它们是不可伸缩的。这就像其他任何事情一样，都需要有限的高技能劳动力——工作太多，而能够实践这项艺术的人太少。

结果是:公司必须决定哪些部分的设计值得专家花时间和精力。这些项目得到专家的帮助，而其他项目则必须没有专家的帮助或等待专家的帮助。即使在单一的PCB布局上，这也会产生代价高昂的瓶颈。公司无法承受由此造成的延误。然而，他们不能让随机错误不被发现地溜进实验室的原型，在那里发现、隔离和调试信号完整性问题需要更长的时间，花费更多的钱，而且是出了名的困难。那么，该怎么办呢?

到目前为止，PCB设计团队通常遵循四种路径之一来分析布局后的设计。

1. 把电路板送出去制作，并期待最好的结果。理论是，如果遵循了制造商的指导方针，设计应该是可行的。然而，人们怎么能确定所有的设计指导方针都被遵循了呢?
2. 目视检查布局，确保遵循了设计指导方针和最佳实践。这当然比选项1好，但视觉检查是乏味和耗时的，非常容易出错。通过这种方式可以发现设计错误，但这仍然是一个偶然的命题。
3. 将设计提交给内部信号完整性专家进行分析。这里有两个要求:(a)实际必须有一个内部信号完整性专家，(b)专家必须有可用的时间和工具。由于设计太多，专家太少，通常情况并非如此。然而，即使有专家在场，他们的分析显示了需要纠正的问题，更新后的布局也必须回到队列的末尾，从而造成进一步的延迟。
4. 将布局发送给外部信号完整性顾问。这是一种绕过内部分析队列或在不存在内部专家时运行分析的方法。这可能会更快地获得关注，但任何设计更改都将花费时间和金钱，因为顾问们不会免费运行第二组模拟。

这些都不是特别好的选择。他们要么为了更早地完成设计而承担了太多的风险，要么为了执行详细的信号完整性分析而施加了长时间的延迟。我们需要的是一种快速、可靠的方法来验证布局后的设计，而无需等待信号完整性专家或外部顾问。

解决方案:自动路由后验证

在将设计发送到制造之前，验证串行链接有三个基本步骤:

1. 电磁建模
2. 分析
3. 结果处理

所有这三个流程传统上主要是手工工作，由多个步骤组成，并且需要SI专家。如果我们将这三个步骤合并到一个传统流程的流程图中，它看起来就像图1所示的那样。

图1:传统法规遵从性分析流程的流程图。

红色箭头表示流中必须检查数据准确性的部分，如果需要调整，则表示流程中需要重复的部分。这个图再次显示了使用传统方法的遵从性分析流程。IBIS-AMI流的元素更少，但模拟步骤本身更复杂。

西门子DISW的HyperLynx可以在将电路板送出制造之前验证设计的所有串行链路是否符合协议，而无需冗长的、高技能和劳动密集型的过程。

HyperLynx可以自动化整个布局后验证过程，因为西门子在HyperLynx系列中提供了所有必要的EDA工具，集成了单一的自动化工作流程。这包括自动识别需要用全波求解器建模的关键区域，一旦所有问题都解决了，就从各个部分组装完整的通道模型，分析结果通道模型的合规性(分析)，格式化结果以显示哪些通道通过，哪些通道失败，以及失败的程度(结果处理)。用于路由后串行通道协议验证的HyperLynx过程如图2所示。

图2:路由后串行通道协议验证的HyperLynx过程。

这种自动化过程意味着可以对大型系统设计中的所有通道进行建模和分析。电磁建模过程可以通过并行运行多个求解器来加速，因此用户可以根据他们的项目需求控制运行时间与所需资源的权衡。最重要的是，HyperLynx能准确地告诉你你想知道的事情:哪些通道通过了，哪些通道失效了，失效了多少——所有这些都在一份详细的报告中，包括频率和时域图以及眼图。

你需要知道的一切，都在一个地方，有组织，互相参照。这意味着您可以在一夜之间自动分析设计中的所有通道以确定协议的遵从性。在设计还在布局的时候，分析你的渠道来发现问题是非常快速和简单的。所以你不必等到布局完成，返工是更昂贵的。

图3:HyperLynx详细报告。

如需更详细地了解为什么完整的路由后分析被认为太耗时、太昂贵，以及使用HyperLynx的自动化遵从性分析流程如何克服这些传统的路由后分析方法的局限性，请下载白皮书串行链路的自动化遵从性分析降低调度风险．本文解释了设计团队如何在一夜之间验证其设计中的所有串行链接，提高设计性能并降低进度风险，并帮助您在今天交付明天的高速设计。