一种替代方法，可自动优化模拟性能和减少周转时间的关键方面。
在半导体器件的开发中，没有哪个步骤比功能模拟对速度更敏感。现代的片上系统(SoC)设计在完成验证计划和实现覆盖目标的过程中模拟了数十亿个操作周期。为了验证完整的系统功能，许多模拟包括在一个或多个嵌入式处理器上运行代码。由于芯片的尺寸和复杂性，即使是纯硬件模拟测试也需要大量资源。因此，对于单个测试和整体回归套件，任何可以加速模拟和减少周转时间(TAT)的方法都是非常有价值的。
验证工程师愿意投入大量精力来优化测试平台和测试，以减少运行时，即使只有几个百分点。它们利用云、计算网格和多核机器来并行化尽可能多的回归。他们还花费大量精力手动调优模拟参数以最小化TAT。虽然所有这些工作由于回报而被认为是值得的，但它在项目的关键阶段消耗了宝贵的人力资源。本白皮书提出了一种替代方法，可自动优化仿真性能和减少TAT的关键方面。这是SoC开发的重要一步，它也为较小的芯片项目提供了价值。
点击在这里阅读更多。
|
|
|
|
|
|
|
|
|
|
留下回复