TFETs削减亚阈值摆动

晶体管持续扩展的主要障碍之一是功耗。随着栅极长度的减小，亚阈值摆动(SS)——将漏极电流改变一个数量级所需的栅极电压——增加。

来自巴黎圣母院的张琴，赵薇，艾伦·西博解释2006年，在传统的mosfet中，SS在室温下面临60 mV/decade的理论最小值。这一限制有助于激发人们的兴趣隧道场效应晶体管(TFETs)，以及其他替代设计。

在TFET中，在源极和漏极之间是一层薄薄的介电层，而不是传统的通道。施加的栅极电压控制介电介质一侧材料的价带与另一侧材料的导带之间的重叠。

在“关”状态下，没有重叠，没有电流流动。在“开”状态下，栅极偏置将一侧的价带拉到另一侧的导带水平。这种重叠使得载流子可以隧穿介质屏障，电流就可以流动。这种带对带隧道机制也可以作为能量过滤器，阻挡高能量的“热载流子”。通过降低关断状态下的泄漏电流，tfet寻求降低实现所需开/关电流比所需的SS。

然而，制造具有低SS和足够隧道电流的tfet并不容易。去年，Redwan Sajjad和麻省理工学院的同事显示与介电相邻的界面上的缺陷，以及介电本身的缺陷，可以允许陷阱辅助隧穿，并导致离态泄漏电流。在许多器件中，SS的强烈温度依赖性表明载流子的捕获和解捕获(一个热激活过程)以及由此产生的陷阱辅助隧道可能会超过所需的带对带隧道。

在硅以外的材料中，缺陷问题尤其严重。硅在集成电路行业占据主导地位，部分原因是制造商可以持续生产高质量的硅接口。不幸的是，硅具有相对较宽的间接带隙，导致低隧穿概率和低漏极电流。带隙较窄的半导体，如锗和InAs等III-V化合物，制造工艺也不太成熟。基于III-V型半导体的tfet可能需要相对于当前技术水平低40 - 100倍的陷阱密度，以实现合理的“开/关”电流比，并具有陡峭的亚阈值摆动。

多重TFET设计
在这种背景下，12月在IEEE电子器件会议(IEDM)上发表的论文提出了许多不同的TFET设计和组成。一种方法,讨论了由Rahul Pandey(前宾夕法尼亚州立大学，现在是英特尔设备工程师)与IMEC, TSMC和其他公司合作，使用Ge/GeSn异质结构来减少有效带隙，同时控制漏极结的泄漏。有效带隙可以通过降低导带能量或增加价带能量来减小。

图1:TFET结构与性能。来源:IMEC

例如，in基半导体降低了导带能量，而Ge和sb基材料提高了价带能量。因此，一种常见的设计使用InGaAs/GaAsSb结构。InGaAs中铟含量的增加会降低带隙，但降低铟含量会抑制漏电流。为了平衡这两个目标，该小组发现，仅在隧穿点增加铟的量子阱提供了低带隙和低泄漏的最佳组合。尽管如此，最先进的Ge/GeSn设备的界面陷阱密度低了10倍，在电流和SS方面都有所改善。

另一种方法依赖于垂直纳米线。隆德大学的研究人员从金种子颗粒中培养出纳米线，将其沉积在带有InAs层的硅片上。MOVPE生长生产InAs/GaAsSb/GaSb段的电线。将Sn和Zn加入到前驱体气体中，分别对InAs和GaSb区域进行n和p掺杂。中央“通道”段的确切组成是未知的。在沉积后，蚀刻减小了线径，然后集成了HfO₂全能门堆栈。虽然非常高质量的纳米线是可能的，但这些结构的非常小的尺寸意味着传输是通过离散的步骤进行的，而不是作为连续带结构中的均匀流动。单个陷阱可以对整个器件性能产生重大影响。这些器件实现了48mV/dec的SS，在最低SS时的导通电流为10.6微安/微米。这超过了在低电压下的最佳MOSFET性能。

鉴于纳米线中隧道面积小所带来的问题，康奈尔大学的Huili Grace Sing团队试图利用金属硒化物等二维材料的均匀特性。这些材料允许研究人员实验尽可能薄的层，并提供带隙和带线的选择。康奈尔大学的研究小组将他们的器件描述为一种二维异质结夹层(Thin) TFET，在WSe之间存在范德华势垒₂和SnSe₂．电流从半导体平面流出，而不是像平面晶体管那样横向流出。这种结构提供了一个相对较大的隧道区域，使得个别缺陷不那么重要。

然而，另一种TFET设计试图通过将相变材料与TFET串联来减少泄漏。当相变材料(本工作中的VO2)处于电阻状态时，很少有电流到达晶体管。当VO₂处于导电状态，晶体管是开着的。

过渡点取决于VO的性质₂，在68°C时从绝缘体变为金属。签证官₂之所以选择它是因为它在两种状态之间的电导率有很高的对比，并且能够通过电激发诱导相变。对两端VO2器件进行了深入的表征。

如果签证官₂与TFET栅节点串联，相变驱动通过TFET的电流急剧增加。这些器件具有良好的特性，但在栅极处需要大电流来驱动VO₂过渡。

将VO2元件与TFET源节点串联可能更适合于低功耗设计。随着离态门电压的增加，泄漏电流受到绝缘氧化物的限制，直到功率密度触发相变。

正如所提出的器件的多样性所表明的那样，tfet目前是非常不成熟的实验性器件。尽管如此，即使是这些初步的结果也表明，它们可能为该行业摆脱电力消耗困境提供一条出路。

有关的故事
寻路超越finfet
在5nm及以上需要什么样的结构和材料。
晶体管的未来是什么
新的fet、量子比特、神经形态方法和先进的封装。
隧道fet在攀爬竞赛中出现(2013年11月)
由于电压可能低于0.5伏，tfet是5nm超低功耗应用的有力竞争者。
一对一:Aaron Thean(2015年1月)
Imec的工艺技术和逻辑器件专家谈到了7nm和5nm寄生，新材料和晶体管，以及最大的未知。
CMOS之后是什么?(2014年1月)
有超过20个可能的继任者;碳纳米管、石墨烯和3D设备排在后面。