中文 英语

标签:边缘放置错误

BEOL集成1.5nm及以上节点
通过Assawer苏苏- 2022年4月25日-意见:0

当我们接近1.5nm节点及更远的节点时，新的BEOL器件集成挑战将会出现。这些挑战包括需要更小的金属节距，以及对新工艺流程的支持。工艺修改，以提高钢筋混凝土性能，减少边缘放置误差，并使具有挑战性的制造工艺都是必需的。为了应对这些挑战，我们研究了…»阅读更多

提高5nm芯片成品率的策略
通过劳拉·彼得斯- 2022年4月12日-意见:0

领先的芯片制造商台积电(TSMC)和三星(Samsung)正在大批量生产5nm芯片，台积电正推进在年底前生产第一批3nm芯片的计划。但是为了达到这样激进的目标，工程师们必须比以前更快地识别缺陷和提高产量。获得EUV随机缺陷的处理-非重复模式缺陷，如微桥，折线，或缺失con…»阅读更多

器件和系统光刻技术的国际路线图
通过技术文件链接- 2021年11月19日-评论:0

摘要:“背景:半导体芯片性能的计划改进在历史上推动了光刻技术的改进，这预计将在未来继续下去。设备和系统国际路线图有助于行业规划未来。目标:2021年光刻技术路线图显示了未来15年的需求、可能的选择和挑战。脸上……»阅读更多

多图型EUV Vs.高na EUV
通过马克LaPedus- 2019年12月4日-评论:4

晶圆铸造厂终于开始生产7纳米的EUV光刻，但芯片客户现在必须决定是使用5纳米/3纳米的基于EUV的多模制程来实现他们的下一个设计，还是等待新的3纳米及以上的EUV单模制程系统。该场景围绕ASML当前的极紫外(EUV)光刻工具(NXE:3400C)与全新的EUV系统展开。»阅读更多

利用传感器数据提高产量和正常运行时间
通过埃德·斯珀林- 2019年2月21日-评论

半导体设备供应商开始在他们的工具中添加更多的传感器，以提高晶圆厂正常运行时间和晶圆成品率，并降低拥有成本和芯片故障。从这些工具收集的大量数据预计将提供比过去更多的关于多种类型和变化来源的细节，包括变化发生的时间和地点以及如何发生，……»阅读更多

变异问题越来越广泛和深入
通过埃德·斯珀林- 2019年1月24日-评论:0

随着芯片变得越来越异构，以及它们被用于新的应用程序和不同的位置，变化变得越来越成问题，引发了人们对如何解决这些问题以及全面影响将是什么的担忧。在过去，半导体的变化被认为是一个代工问题，通常是在最先进的工艺节点，大部分公司都忽略了这一点。新的p…»阅读更多

选择性沉积在哪里?
通过马克LaPedus- 2018年6月25日-评论:4

多年来，该行业一直在研究一种称为区域选择性沉积的先进技术，用于5nm及以上的芯片生产。区域选择沉积是一种先进的自对准模式技术，目前仍处于研发阶段，该技术面临着一系列挑战。但是，更先进的技术形式正开始取得一些进展，可能会一点点接近的la…»阅读更多

正在出现新的模式选项
通过马克LaPedus- 2018年4月19日-评论

随着向10/7nm及以上新器件的转变，几家晶圆厂工具供应商正在推出下一波自对准制模技术。应用材料、Lam Research和TEL正在开发基于各种新方法的自对准技术。最新的方法包括多色材料方案的自对齐图案技术，这是为我们设计的…»阅读更多

更多光刻/掩模挑战(下)
通过马克LaPedus- 2018年4月17日-评论:3

《半导体工程》杂志与高级制版部门主管Gregory McIntyre坐下来讨论光刻和掩模技术[getentity id="22217" e_name="Imec"];[getentity id="22819" comment="GlobalFoundries"]高级研究员兼技术研究高级主管Harry Levinson;Regina Freed， [getentity id="…»阅读更多

更多光刻/掩模挑战(上)
通过马克LaPedus- 2018年3月15日-评论:2

《半导体工程》杂志与高级制版部门主管Gregory McIntyre坐下来讨论光刻和掩模技术[getentity id="22217" e_name="Imec"];[getentity id="22819" comment="GlobalFoundries"]高级研究员兼技术研究高级主管Harry Levinson;Regina Freed， [getentity id="…»阅读更多

←老帖子

  • 赞助商

关于

导航

与我们联系

版权所有©2013-2023 SMG |服务条款|隐私政策
Baidu