中文 英语

标签:EPE

将铜互连扩展到2nm
通过劳拉·彼得斯- 2022年3月17日-意见:0

晶体管的比例在3nm达到了一个临界点，纳米片fet很可能取代finfet，以满足性能、功率、面积和成本(PPAC)的目标。类似地，一个重大的架构变化正在被评估为2纳米铜互连，这一举措将重新配置功率传输到晶体管的方式。这种方法依赖于所谓的地下电力轨道(BPRs)和…»阅读更多

器件和系统光刻技术的国际路线图
通过技术文件链接- 2021年11月19日-评论:0

摘要:“背景:半导体芯片性能的计划改进在历史上推动了光刻技术的改进，这预计将在未来继续下去。设备和系统国际路线图有助于行业规划未来。目标:2021年光刻技术路线图显示了未来15年的需求、可能的选择和挑战。脸上……»阅读更多

选择性沉积在哪里?
通过马克LaPedus- 2018年6月25日-评论:4

多年来，该行业一直在研究一种称为区域选择性沉积的先进技术，用于5nm及以上的芯片生产。区域选择沉积是一种先进的自对准模式技术，目前仍处于研发阶段，该技术面临着一系列挑战。但是，更先进的技术形式正开始取得一些进展，可能会一点点接近的la…»阅读更多

节点中有什么?
通过Sundeep Bajikar- 2018年5月30日-意见:0

在流程节点不再持续提供摩尔定律所预测的改进水平的环境中，行业将继续开发“节点间”作为一种交付增量改进的方式，以取代“全节点”。部分由于人工智能和物联网的兴起，市场需求的转变越来越重视后节点。说到领导……»阅读更多

正在出现新的模式选项
通过马克LaPedus- 2018年4月19日-评论

随着向10/7nm及以上新器件的转变，几家晶圆厂工具供应商正在推出下一波自对准制模技术。应用材料、Lam Research和TEL正在开发基于各种新方法的自对准技术。最新的方法包括多色材料方案的自对齐图案技术，这是为我们设计的…»阅读更多

更多光刻/掩模挑战(上)
通过马克LaPedus- 2018年3月15日-评论:2

《半导体工程》杂志与高级制版部门主管Gregory McIntyre坐下来讨论光刻和掩模技术[getentity id="22217" e_name="Imec"];[getentity id="22819" comment="GlobalFoundries"]高级研究员兼技术研究高级主管Harry Levinson;Regina Freed， [getentity id="…»阅读更多

在光刻和面具内部
通过马克LaPedus- 2017年5月1日-评论

《半导体工程》杂志在[getentity id="22217" comment="IMEC"]与高级制版部门主管Gregory McIntyre坐下来讨论光刻和掩模技术;[getentity id="22819" comment="GlobalFoundries"]高级研究员兼技术研究高级主管Harry Levinson;David Fried， [getentity id="22210" e_name="Cov…»阅读更多

模式问题堆积如山
通过马克LaPedus- 2017年3月20日-评论:4

芯片制造商正在提高16nm/14nm finFET工艺，10nm和7nm目前已进入早期生产阶段。但在10nm及更远的工艺上，芯片制造商遇到了一系列新问题。虽然使用当前和未来的晶圆厂设备可以将器件的特征尺寸缩小到10nm、7nm、5nm甚至更小，但似乎没有一个简单的方法来解决边缘放置错误(EPE)……»阅读更多

  • 赞助商

关于

导航

与我们联系

版权所有©2013-2023 SMG |服务条款|隐私政策
Baidu