真正的3 d更加困难,比2.5 d

通过布莱恩•贝利- - - 3月23日,2023 -评论:0

创造真正的3 d设计被证明是比2.5 d更为复杂和困难,需要重大的创新技术和工具。虽然已经有很多讨论3 d设计,有多种解释3 d意味着什么。然而,这不仅仅是语义,因为每个包装选项需要不同的设计方法和技术。和一个…»阅读更多

大的变化在功率输出、材料、和互联

通过劳拉·彼得斯——3月22日,2023 -评论:0

这个预测的部分介绍了晶体管发展架构和光刻平台。这份报告检查革命互联和包装。设备互联时,很难打败铜。其低电阻率、高可靠性为行业极其以及两片上互连芯片之间和电线。但在逻辑芯片,int……»阅读更多

UCIe真的是通用的吗?

通过布莱恩•贝利11月- 22,2022 -评论:1

Chiplets正迅速成为克服摩尔定律的放缓,但一个接口是否能够加入他们一起还不清楚。通用Chiplet互连表达(UCIe)认为,将工作,但一些业内人士仍然不服气。至少部分问题是,互连标准是永远不会真正结束。即使在今天,协议……»阅读更多

准备3 d-ics

通过埃德·斯珀林2022年2月- 16(-评论:1

专家表:半导体工程坐下来讨论的变化设计所需的工具和方法3 d-ics Sooyong金正日,Ansys和产品专家3 d-ic主任;肯尼斯·拉森,Synopsys对此产品营销总监;西门子先进的包装解决方案主管托尼•Mastroianni EDA;产品管理组主管和Vinay Patwardhan节奏……»阅读更多

处理器架构的新方法

通过埃德·斯珀林- 8月26日,2021 -评论:0

处理器厂商也开始强调microarchitectural改进和数据移动流程节点扩展,为更大的性能提升设备,狭隘的目标最终用户试图完成什么。变化是一个认知域特异性,能够调整或设计适应独特的工作负载,现在即兴表演的最好方法……»阅读更多

混乱的增长在包装和可伸缩性

通过安Mutschler10月- 15,2020 -评论:0

推动multi-chip包装和继续扩展数字逻辑是制造混乱如何分类设计,设计工具效果最好,如何最好地提高生产率,满足设计目标。虽然设计团队的目标是相同的,更好的性能,低功率、低成本——选择通常涉及之间的权衡设计预算和何…»阅读更多

下一个先进的包

通过马克LaPedus- 18,2020 -评论:4

包装房子准备他们的下一代先进IC方案,对新的和创新的系统级芯片设计铺平了道路。这些包包含新版本的2.5 d / 3 d技术,chiplets、扇出甚至圆片规模的包装。一个给定的包类型可能包括几种变体。例如,供应商正在开发新的扇出包使用晶圆和面板。一个是……»阅读更多

Chiplets的好的和坏的

通过马克LaPedus——5月27日,2020 -评论:1

chiplet模型继续在市场上获得牵引力,但仍存在一些挑战,使更广泛的技术支持。AMD、英特尔、台积电,马维尔和其他几个人已经开发出使用chiplets或演示设备,这是另一种开发一种先进的设计方法。然而,除此之外,采用业内chiplets是有限的,由于生态系统issu……»阅读更多

这是Chiplet之年吗?

通过埃德·斯珀林1月23日,2020 -评论:2

定制芯片通过选择pre-characterized -和最有可能加强IP的菜单选项似乎正在取得进展。难得去一次会议上这些天没有听到chiplets被提及。在终端市场的分裂和更多的设计是独一无二的,chiplets被视为一种快速构建一个设备需要使用什么particul……»阅读更多

5/3nm战争开始

通过马克LaPedus1月23日,2020 -评论:6

一些铸造厂加大他们的新的5 nm工艺在市场上,但现在客户必须决定是否设计他们的下一个芯片在目前晶体管类型或移动到一个不同的一个3 nm和超越。涉及移动扩展的决定今天的finFETs 3海里,或实现一个新的技术称为gate-all-around场效应晶体管(棉酚场效应晶体管)3或2 nm。一个进化步骤f……»阅读更多

←旧的文章

标签:扇出