中文 英语

转向GAA fet


你如何测量晶体管的大小?是栅极长度,还是源极和漏极触点之间的距离?对于平面晶体管,这两个值大致相同。栅极,加上介电间隔,适合源和漏触点之间。接触间距,受限于光刻工艺可以打印的最小特征,决定了多少晶体管…»阅读更多

Si/SiGe CMOS工艺中纳秒激光退火降低外阻


作者:1Oleg Gluschenkov, 1wu heng, 1Kevin Brew, 2牛成宇,1yu lan, 1Yasir Sulehria, 1Samuel Choi, 22Curtis Durfee, 1James Demarest, 1Adra Carr, 3陈少银,3Jim Willis, 3Thirumal Thanigaivelan, 1lie fee -li, 2Walter Kleemeier, 1dec超郭德超,1IBM Research, 257 Fuller Road, Albany, NY 12203, email:(电子邮件保护)2GLOBALFOUNDRIES公司,奥尔巴尼,纽约,美国,3ULTRATECH,一个部门…»阅读更多

2D材料的优缺点


尽管多年来一直有关于硅已达到极限的警告,尤其是在电子迁移受限的前沿工艺节点,但仍没有明显的替代品。硅在集成电路行业长达数十年的主导地位,部分原因在于这种材料的电子特性。锗,砷化镓,和许多其他半导体提供优越的移动性能。»阅读更多

在7nm栅聚去除过程中fet和fet缺陷的先进缺陷检测技术


在7nm栅极去除过程中,多晶硅被去除,暴露出fet和PFET鳍片,为高k栅极氧化物做准备。如果多晶硅刻蚀过于激烈或源极和漏极没有得到充分保护,刻蚀会损坏有源区域并使FET失效。不同的材料被用于…»阅读更多

更多光刻/掩模挑战(第三部分)


《半导体工程》杂志与高级制版部门主管Gregory McIntyre坐下来讨论光刻和掩模技术[getentity id="22217" e_name="Imec"];[getentity id="22819" comment="GlobalFoundries"]高级研究员兼技术研究高级主管Harry Levinson;Regina Freed, [getentity id="…»阅读更多

晶体管的未来是什么


集成电路产业正在同时向几个不同的方向发展。最大的芯片制造商继续通过芯片扩展来降低工艺节点,而其他制造商则转向各种先进的封装方案。最重要的是,后cmos器件、神经形态芯片和量子计算都在研究中。《半导体工程》杂志坐下来与玛丽·塞梅里讨论这些技术……»阅读更多

5nm、3nm的不确定性增加


随着几家芯片制造商加快10纳米finFET工艺的发展,7纳米工艺即将问世,5纳米及以上工艺的研发已经开始。事实上,一些公司已经在这个领域全速前进。[getentity id="22586" comment="TSMC"]最近宣布计划耗资157亿美元在台湾新建一家晶圆厂。拟议的晶圆厂旨在生产台积电的5nm和3nm工艺,这些工艺…»阅读更多

电子束与光学检测


晶圆检测业务正在升温,因为芯片制造商在先进设备中遇到了新的微小致命缺陷。上个月,阿斯麦控股公司签署了一项协议,以31亿美元收购世界上最大的电子束检测供应商Hermes Microvision (HMI)。这一提议推动阿斯麦进入电子束晶圆检测市场。另外,[getentity id="22817" e_name="Appl…»阅读更多

2.5D成为现实


[getentity id="22865" e_name="Samsung"]的高级技术经理Max Min坐下来讨论2.5D和高级封装;罗伯·艾特肯,[getentity id="22186" comment="ARM"]研究员;[getentity id="22903" e_name="Marvell"]副总裁John Shin;Bill Isaacson, ASIC市场总监[getentity id="22242" e_name="eSilicon"];弗兰克·费罗,高级di…»阅读更多

7nm Fab挑战


领先的代工供应商已经完成了从传统平面工艺到finFET晶体管时代的挑战性过渡。第一个[getkc id="185" kc_name=" finfet "]是基于22nm节点的,现在业界正在加紧发展16nm/14nm技术。展望未来,问题是finFET可以扩展到什么程度。事实上,三星的10nm finfet预计将在今年大幅提升…»阅读更多

←老帖子
Baidu