标签:地点和路线

征服位置和时钟树在HPC的设计挑战
通过珍妮花油2023年5月- 11 -评论:0

高性能计算(HPC)应用程序需要集成电路设计以最大的性能。然而,随着工艺技术的进步,实现高性能变得越来越具有挑战性。设计师需要数字实现的工具和方法,可以解决棘手问题的HPC的设计,包括位置和时钟树的挑战。位置和时钟树综合c…»阅读更多

低功耗集成电路设计没有妥协
通过珍妮花油- 09年3月,2023 -评论:0

创建集成电路的过程中,数字实现阶段重点是满足性能、力量,区域(PPA)定义为设计目标。传统上,在谈到PPA指标时,“性能”一直是主要的焦点,与权力和区域在可能的情况下,恢复后会议时间。但随着设计搬到更小、更先进的流程节点,年代……»阅读更多

考虑到半导体在Network-on-Chip早期发展实现方面
通过弗兰克Schirrmeister2023年2月- 22(-评论:1

正如他们所说,虽然历史不会重演,但肯定押韵。2015年,我写了博客”为什么重要的系统设计和软件实现。”At the time, I mused that while abstraction is essential in system design, it has limitations that users must consider. Critical decisions, such as those regarding power and performance, require more accuracy than can be feasibly abstracted. ...»阅读更多

自动布局目标发生器提出布局先进FinFET-Based全定制电路(UT奥斯汀/ NVIDIA)
通过技术论文链接12月- 15,2022 -评论:0

技术论文题为“AutoCRAFT:布局定制电路的自动化先进FinFET技术”研究人员发表的UT奥斯汀和英伟达。”自动布局提出AutoCRAFT发电机目标提出布局先进FinFET-based全定制电路。AutoCRAFT使用专业place-and-route(不)算法来处理各种设计缺点…»阅读更多

3月向Chiplets
通过艾德·斯珀林和凯伦海曼12月- 15,2022 -评论:0

天的单片芯片开发最先进的流程节点正在迅速减少。几乎每个人都在设计的前沿工作展望某种类型的先进包装使用离散异构组件。现在的挑战是如何将整个芯片行业转入这个分类模型。它需要时间、精力以及大量reali……»阅读更多

为什么计算驱动光掩模的变化的变化
通过埃德·斯珀林- 10月18日,2022 -评论:0

阿基》的首席执行官d2,与半导体工程商谈大规模改进计算基于密度增加芯片,以及为什么印刷曼哈顿形状光掩模上不再足以打印高性能设备每次预测的可靠性。他解释了为什么一个不连续在EDA物理设计打开门打印曲线世鹏科技电子…»阅读更多

生态不应该支持扩展秩序的挑战
通过Manoj查柯- 8月25日,2022 -评论:0

有老话说,第一个90%的任务需要计划的90%,剩下的10%将其他90%的时间。在芯片开发中,design-signoff关闭已成为一个这样的任务。理想情况下,当设计已放置和路由(物理实现),最后分析执行时间和其他指标和工程变更订单(ECO)文件是发给t…»阅读更多

克服动态ir降的越来越大的挑战
通过PV斯- 3月24日,2022 -评论:0

ir降一直有些问题在芯片设计;电压降低,电流沿着任何传播路径与任何阻力。欧姆定律有可能每一个电气工程师学会的第一件事。但挑战与ir降(有时称为电压降)近年来大幅增长,尤其是动态ir降功率/地面网格电路瑞士…»阅读更多

准备3 d-ics
通过埃德·斯珀林2022年2月- 16(-评论:1

专家表:半导体工程坐下来讨论的变化设计所需的工具和方法3 d-ics Sooyong金正日,Ansys和产品专家3 d-ic主任;肯尼斯·拉森,Synopsys对此产品营销总监;西门子先进的包装解决方案主管托尼•Mastroianni EDA;产品管理组主管和Vinay Patwardhan节奏……»阅读更多

挑战与叠加记忆逻辑
通过埃德·斯珀林12月- 22,2021 -评论:1

专家表:半导体工程坐下来讨论的变化设计所需的工具和方法3 d-ics Sooyong金正日,Ansys和产品专家3 d-ic主任;肯尼斯·拉森,Synopsys对此产品营销总监;西门子先进的包装解决方案主管托尼•Mastroianni EDA;产品管理组主管和Vinay Patwardhan节奏……»阅读更多

←旧的文章

  • 赞助商

关于

导航

与我们联系

版权©2013 - 2023 SMG |服务条款|隐私政策
Baidu