中文 英语

标签:RTL

多核fpga架构采用新颖的二重适配器以可扩展、非侵入性、缓存一致的方式集成eFPGAs(普林斯顿)
通过技术文件链接- 2023年1月16日-意见:0

普林斯顿大学的研究人员撰写了一篇题为“二重唱:在处理器和嵌入式fpga之间创造和谐”的技术论文。“摩尔定律的消亡导致了硬件加速的兴起。然而，对稳定算法整体加速的关注忽略了在更广泛的领域中可用的丰富的细粒度加速机会，并浪费了大量的数据。»阅读更多

硬件Fuzzing(密歇根大学，谷歌，弗吉尼亚理工大学)
通过技术文件链接- 2022年12月18日-意见:0

密歇根大学、谷歌和弗吉尼亚理工大学的研究人员发表了一篇题为“Fuzzing Hardware Like Software”的技术论文。该论文在2022年Usenix安全研讨会上发表。摘要:“硬件缺陷是永久性和强大的:硬件一旦制造出来就无法修补，任何缺陷都可能破坏在上面执行的正式验证软件。因此,已经……»阅读更多

改进并行芯片设计、制造和测试流程
通过安Mutschler- 2022年11月28日-评论:0

随着芯片行业寻求用更少的工程师优化设计，半导体设计、制造和测试正变得更加紧密地结合在一起，这为提高效率和降低芯片成本奠定了基础，而不仅仅依赖于规模经济。这些不同过程之间的粘合剂是数据，芯片行业正在努力将各种步骤编织在一起…»阅读更多

在早期设计中自动化检测硬件常见弱点枚举
通过技术文件链接- 2022年10月12日-评论:0

纽约大学、英特尔、杜克大学和卡尔加里大学的研究人员发表了一篇题为《Don't CWEAT It:迈向硬件设计早期阶段的CWE分析技术》的新技术论文。“为了帮助防止硬件安全漏洞传播到后期的设计阶段，修复成本很高，尽早识别安全问题至关重要，例如RTL设计. ...»阅读更多

新的处理器模糊机制
通过技术文件链接- 2022年9月7日-评论:0

波士顿大学和华盛顿大学的研究人员发表了一篇题为“ProcessorFuzz:使用控制和状态寄存器引导处理器Fuzzing”的技术论文。摘要:随着现代处理器的复杂性多年来不断增加，开发有效的验证策略以在制造之前识别错误变得至关重要。未被发现的micro-architectur……»阅读更多

用于检测硬件和soc硬件/固件接口中安全关键漏洞的形式化验证方法(获奖)
通过技术文件链接- 2022年8月17日-评论:0

一篇名为“寄存器转移级soc机密性验证的正式方法”的新技术论文获得了今年英特尔硬件安全学术奖计划的第一名。该方法利用UPEC(唯一程序执行检查)来识别导致违反机密性的功能设计错误，涵盖处理器及其外围设备. ...»阅读更多

fpga的异构冗余电路设计方法
通过技术文件链接- 2022年7月12日-意见:0

长崎大学的研究人员发表了题为“fpga功能安全系统基于指令的异构冗余设计方法的评估”的新研究论文。抽象(部分)“在本文中，我们提出并评估了fpga的两种异构冗余电路设计方法:资源级方法和策略级方法。资源级方法关注于…»阅读更多

扩展到复杂开源RISC-V处理器的硬件动态IFT机制
通过技术文件链接- 2022年6月20日-评论:0

由苏黎世联邦理工学院和英特尔的研究人员撰写的题为“CellIFT:在硬件设计中利用细胞进行可伸缩和精确的动态信息流跟踪”的新技术论文。论文将在美国马萨诸塞州波士顿举行的USENIX Security 2022(2022年8月10-12日)上发表。“我们介绍了CELLIFT，一种在硬件动态IFT(信息流跟踪)领域的新设计点。C…»阅读更多

自动eFPGA编校方法
通过技术文件链接- 2022年5月20日-意见:0

新的学术论文题为“ALICE: eFPGA编校的自动设计流程”，由米兰理工大学、纽约大学、卡尔加里大学和犹他大学的研究人员撰写。“对于许多半导体设计公司来说，制造集成电路变得难以负担。外包制造到第三方代工厂需要方法来保护智能…»阅读更多

利用智能波形复用，将IP和SoC调试效率提高10倍
通过Synopsys对此- 2022年1月11日-意见:0

设计和验证重用是每个现代芯片开发工作的核心。一个具有数十亿个门的芯片上系统(SoC)项目不可能在合理的时间内完成，除非利用先前项目和商业知识产权(IP)产品的区块。这些重用的块本身是具有挑战性的开发，因为它们与先前的一样大而复杂。»阅读更多

←老帖子

  • 赞助商

关于

导航

与我们联系

版权所有©2013-2023 SMG |服务条款|隐私政策
Baidu