标签:SoC

错误认识和可靠性提高容错RISC-V SoC (HARV-SoC)
通过技术论文链接- 24小君,2023 -评论:0

技术论文题为“提高容错RISC-V soc的错误认识和可靠性”由蒙彼利埃大学和大学的研究人员发表的淡水河谷伊塔雅伊。文摘:“最近研究显示兴趣采用RISC-V处理器高可靠性的电子产品,如航空航天应用程序。此体系结构的开放性使……»阅读更多

自动添加弹性任务关键型SoC设计的方法
通过Synopsys对此- 6月21日,2023 -评论:0

增加安全措施芯片系统(SoC)设计抗辐射的形式元素或冗余是必不可少的在关键任务应用程序在航天和国防(A&D)、云、汽车、机器人、医疗、物联网(物联网)行业更有弹性对随机发生的硬件故障。设计可靠的和有弹性的功能能源部……»阅读更多

先进RISC-V验证方法的项目
通过治之2023年5月- 24 -评论:0

RISC-V提供开发人员的开放标准新的自由探索新的设计灵活性,使创新与优化处理器。作为一个设计从概念到实现新的testbenches资源出现在标准,验证IP重用和覆盖率分析。RISC-V提供每个SoC团队可能设计一个优化处理器,但这…»阅读更多

确定时间延迟可以提高芯片的可靠性
通过安妮Meixner2023年5月- 09年-评论:0

越来越大的压力来提高集成电路可靠性在安全、关键任务应用程序引发需求定制自动化测试模式生成(生成)来检测小时间延迟,和芯片遥测电路,它可以评估时间保证金在芯片的一生。知道时机保证金在信号路径可靠性已成为一个重要的组成部分。时间关系……»阅读更多

设计考虑和最近的进步Chiplets(加州大学伯克利分校/北京大学)
通过技术论文链接4月- 10,2023 -评论:0

新技术论文发表的题为“Chiplets自动化设计”是加州大学伯克利分校的研究人员和北京大学。文摘:“Chiplet-based设计获得了认可作为一个有前途的替代单片soc由于其较低的制造成本,提高可重用性,专业化和优化技术。尽管各相关领域的进展,des……»阅读更多

你能多低?把晶体管的极限
通过Synopsys对此- 08年3月,2023 -评论:0

深低电压启动嵌入式记忆和逻辑库达到极端的低功率:先进的移动需求的上升,物联网,和可穿戴设备,以及高计算要求AI和5 g / 6 g通信、电力systems-on-chip推低需要(soc)。这不仅是一种关心设备的功耗,活跃(动态功率),而且当……»阅读更多

设计知识产权
通过节奏- 01年3月,2023 -评论:0

节奏是一个领先的半导体IP寻址超大型计算、企业数据中心,汽车、机器学习和人工智能(AI /毫升)的应用程序。我们的IP在先进工艺节点从28 nm 3 nm-all硅验证在领先的铸造过程。我们的记忆IP组合跨越DDR、LPDDR GDDR。PCI的节奏®IP家庭表达…»阅读更多

保持汽车的未来
通过proteanTecs2023年2月- 08年(-评论:0

驾驶一个可伸缩的、以消费者为中心的愿景在移动行业,汽车的未来永远是连接和差异化的软件。进步在软件、硬件及其交互性能的边界扩张,为下一代汽车提供了基础。但同样的技术,将使这一设想成为现实也带来了新的挑战。阿……»阅读更多

增加IC预见性维护
通过安妮Meixner- 07年2月,2023 -评论:0

芯片行业开始添加技术,可以早期预测即将到来的失败足以避免严重的问题,无论是在制造业和领域。工程师越来越多地使用在线监控嵌入在SoC设计捕捉设备故障前的生产流程。但对于ICs,数据跟踪从设计到应用程序只使用最近……»阅读更多

实现快10倍疾控中心调试利用机器学习
通过Synopsys对此1月25日,2023 -评论:0

多年来,芯片系统(SoC)设计尺寸已经越过billion-gate马克。引入了更高的复杂性在半导体设计交付所需的功能。异步时钟和复位的数量在这些复杂的SoC域越来越严重,导致数以百万计的时钟域交叉(CDC)违反在SoC的水平。这些侵犯……»阅读更多

←旧的文章

  • 赞助商

关于

导航

与我们联系

版权©2013 - 2023 SMG |服务条款|隐私政策
Baidu