中文 英语

快速、集中的早期电路验证可以让您更快地结束


各地的设计人员都知道,随着集成电路(ic)的复杂性不断增加,满足生产进度已经变得越来越困难。虽然丢失tapeout的原因有很多,但一个关键因素是运行签收布局验证周期所需的大量时间,这增加了整个签收过程的持续时间。这个时间表的大部分…»阅读更多

在早期设计电气规则检查中实现显著的生产力和周转时间改进


早期布局与原理图(LVS)和电路验证通常会返回大量的连接错误,这对于LVS和物理验证流来说都是一个关键的瓶颈,因为物理验证流需要正确的连接才能得到有效的结果。Calibre nmLVS Recon工具针对基本和相关的早期电路验证痛点,如电气规则检查(ERC)…»阅读更多

Baidu