中文 英语

标签:SystemVerilog

AI-Powered验证
通过布莱恩•贝利- 2022年6月1日-评论

由于功能验证比设计花费更多的时间和精力，芯片行业正在寻找每一种可能的方法，使验证过程更有效、更高效。人工智能(AI)和机器学习(ML)正在接受测试，看看它们能产生多大的影响。虽然取得了一些进展，但似乎仍只是触及了问题的外围。»阅读更多

从原子到系统的芯片建模
通过安Mutschler- 2021年8月26日-评论

硬件设计的复杂性正在蔓延到其他学科，包括软件、制造和新材料，为如何在多个抽象级别上对更多数据建模带来了问题。在设计的特定阶段使用哪个抽象级别、何时使用它以及包含哪些数据，这些都是越来越大的挑战。每做一个决定都变得越来越困难。»阅读更多

付出代价
通过布莱恩•贝利- 2021年5月27日-意见

古老的智慧说，你应该小心你的要求，因为你可能会得到它。在我在EDA的职业生涯中，这种情况确实发生过很多次，我相信今天仍然如此。有时结果不是我们想要的，或者代价比预期的要高。例如，考虑VHDL，该语言旨在纠正Verilog的问题。其中一个问题是…»阅读更多

尽早发现bug:实时代码修正，提高设计和验证效率
通过Kiran Vittal- 2021年3月25日-意见:0

芯片设计和验证的关键规则是，必须在开发过程中尽早发现并修复错误。人们常说，在每个连续的项目阶段捕捉一个错误将使成本增加10倍。那些逃避验证并进入硅层的漏洞是非常昂贵且耗时的。理想情况是尽可能多地捕捉问题类型……»阅读更多

SystemVerilog约束
通过Mentor是西门子旗下的企业- 2020年10月14日-评论:0

本文着眼于约束求解器结果与您的意图不匹配时的两个最常见问题:不理解Verilog表达式求值规则如何应用于解释基本代数规则，以及不理解概率对选择解值的影响。提供了改进代码以获得更好结果的编码建议。欲了解更多，请点击这里。»阅读更多

核查术语仍存在混乱
通过布莱恩•贝利- 2020年8月27日-评论:7

我发现令人惊讶的是，一个技术领域试图在合理的怀疑之外表明，一个设计在被构建之前是可行的，却在一些基本的事情上做得如此糟糕。我说的是验证术语。我在这个行业已经呆了40多年了，但情况并没有好转。事实上，情况正在变得更糟。我和那些…»阅读更多

开源的验证
通过布莱恩•贝利- 2020年7月30日-意见

问不同的人开源验证意味着什么，你会得到很多不同的答案。它们的范围从开源硬件的验证，到提供开源验证基础设施，到提供开源流生成器或参考模型，再到开源模拟器和正式验证引擎。验证是为了降低风险。“验证…»阅读更多

基于断言的VIP浮点硬件的形式化验证
通过OneSpin解决方案- 2020年7月29日-意见:2

整数或定点算术的硬件设计相对简单，至少在寄存器传输级别上是这样。如果可以用这些格式表示的值范围和精度不足以满足目标应用程序的要求，则可能需要浮点硬件。不幸的是，浮点单元设计起来很复杂，而且验证起来也很困难。自从…»阅读更多

芯片安全需要一种新的语言
通过斯文拜尔- 2019年8月26日-评论:0

安全和安全关键系统，如联网自动驾驶汽车，需要高完整性集成电路(ic)。功能的正确性和安全性是建立集成电路完整性的必要条件，但还不够。安全性是集成电路完整性的另一个关键支柱。使用具有安全漏洞的ic的系统和产品最终会破坏网络安全。»阅读更多

完整的RISC V处理器ip的无木马可信ic的正式验证
通过OneSpin解决方案- 2019年6月26日-评论:0

RISC-V处理器ip正越来越多地集成到用于各种应用的片上系统设计中。然而，目前仍缺乏支持高完整性、可信赖集成电路的专用功能验证解决方案。本文研究了一种高效、新颖、基于形式化的RISC-V处理器验证方法。RISC-V ISA在一套操作…»阅读更多

←老帖子

  • 赞助商

关于

导航

与我们联系

版权所有©2013-2023 SMG |服务条款|隐私政策
Baidu