标签:时间分析

自动化后期Timing-Aware动态电压降生态
通过Manoj查柯- 09年1月,2023 -评论:0

永无止境的挫折的一个电气工程师正在处理适得其反现实世界的影响,他们只希望离开。例子包括开关反弹,亚稳度、接触电阻。集成电路设计师、动态电压降(DVD),也被称为IR降,是那些不幸的事实的职业之一。没有办法避免它;每一个跟踪和w……»阅读更多

芯片上的功率分布建模成为基本低于7海里
通过安Mutschler- 2022年11月16日-评论:0

建模配电soc正变得越来越重要在每个新节点和3 d-ics,涉及权力的公差都更紧,和任何错误可能会导致故障。在成熟的节点,有更多的金属,电力问题仍然是罕见的。但高级节点,芯片仍然运行在更高的频率和消费相同或更大的权力……»阅读更多

关闭Post-Silicon时机分析差距
通过灰帕特尔2022年5月- 10 -评论:0

准确的静态时序分析是最重要的步骤之一,在开发先进的半导体设备节点。性能数据都包含在芯片和系统规范从最早的营销需求。建筑师和设计师仔细确定时钟周期时间,可以达到所需的性能使用所选的高级体系结构,micro-archi……»阅读更多

定时人工智能硬件时代的挑战
通过Quiyang吴- 2月25日,2021 -评论:0

近年来,我们已经看到一个清晰的市场趋势专用集成电路(asic)更有效的性能和能耗比传统的通用计算机处理人工智能工作负载。这些人工智能加速器硬化深度学习算法内核到电路,使更高的数据摄入与本地内存带宽,并执行大规模paral……»阅读更多

热在7/5nm对可靠性的影响
通过埃德·斯珀林- 9月28日,2018 -评论:0

主任Haroon Chaudhri运行分析融合在Synopsys对此,谈到为什么热分析转移的设计周期和为什么这是如此重要在最先进的流程节点。https://youtu.be/wjkrEFLb2vY»阅读更多

分层时间分析:优点,缺点,一种新的方法
通过不同的作家- 4月23日,2014 -评论:0

作为数字半导体设计继续长大,设计师正在寻找分层方法缓解巨大的运行时。这种方法允许设计者选择时间和特定的逻辑块,生成结果更快和更少的内存资源。然而,这些福利为代价的准确性。本文涵盖的利弊不同hierarchica……»阅读更多

定时炸弹
通过埃德·斯珀林——4月22日,2010 -评论:0

艾德·斯珀林定时关闭,芯片设计和开发的基本操作,除了基本的先进流程节点。系统的变化,至少可预测的90海里已经成为随机45纳米。工具,现在工作得很好,有两个问题要处理数百人。和更多的功能使他们的方式到一个死,通常与多个模式打开……»阅读更多

  • 赞助商

关于

导航

与我们联系

版权©2013 - 2023 SMG |服务条款|隐私政策
Baidu