第三系列材料替代频道post-silicon设备:InGaAs门栈
正如前面所讨论的在本系列中,大多数提议的替代渠道计划取决于锗pMOS晶体管、渠道和InGaAs渠道nMOS晶体管。两种材料,InGaAs提出了更困难的集成挑战。已经出现在先进的硅锗互补金属氧化物半导体晶圆厂几代技术,自2006年以来已经介绍了用于应变硅结构。InGaAs,相反,是全新的硅CMOS行业。
这不是一个新的半导体。InGaAs高电子迁移率晶体管(HEMTs)用于雷达、毫米波和微波通信,和类似的高增益,低噪声的应用程序。然而,现有InGaAs流程通知一样容易误导潜在方案与硅CMOS集成。HEMTs通常使用在0.53遗传算法0.47为晶格兼容选择输入。虽然这篇作文很好理解,大多数研究的潜在InGaAs-MOSFET计划的基础,它不是天生优于其他的选择。此外,他和0.53遗传算法0.47有8%与硅晶格不匹配。缺陷产生的硅集成不匹配是一个严重的潜在问题,但还没有在研究需要解决InP基质。
作为以前讨论的InGaAs毯子沉积,后跟一个减法晶体管形成过程,直观上很有吸引力,但可能不是可取的。晶圆厂宁愿InGaAs并行和通用电气结构形式,而不必存款和删除第一个一层厚厚的材料,然后另一个。干蚀刻InGaAs是困难的,和湿或干蚀刻步骤会介绍剧毒砷蚀刻副产品到工厂的废物流。分子束外延,常用于化合物半导体设备制造,是一个缓慢的,视线技术,不适合填沟和其他三维结构。相对较少的研究认为摘要汽相外延(MOVPE)作为替代方案,但在2011年IEEE会议电子设备,研究人员从英特尔报道,流动性与MBE InGaAs InP得到MOVPE沉积在硅。
最后,目前尚不清楚如何缩小HEMT晶体管结构到10纳米设备时可能需要替代材料进入CMOS生产频道。HEMT设备通常有厚的氧化物电介质和自对准。与此同时,在硅CMOS,介质厚度低于1 nm(氧化等效厚度)和自对准晶体管是常态。InGaAs MOS器件需要跟进。他们可能还需要集成到FinFET和其他多个门结构:来自普渡大学的研究人员指出在2010年IEEE会议磷化铟和相关材料,III-V晶体管面临同样的短沟道效应硅晶体管,低带隙变得更糟。
与硅、锗,表面质量在InGaAs /闸极介电层界面在晶体管的整体性能起着非常重要的作用。元素半导体相比,InGaAs表面是极其复杂的。根据沉积条件和表面处理,暴露面可以在- Ga -,或丰富的原生氧化成分的变化。铟和砷氧化物往往在相对较低的温度下分解,产生表面由相对稳定的镓氧化物。几组使用稳定的遗传算法2O3原生氧化作为起点,兴奋剂钆创建一个遗传算法2O3(Gd2O3)(GGO)介电层。表面氧化物可以导致高密度的陷阱在InGaAs /电介质界面;流程设计人员需要仔细控制室内环境来获取他们想要的表面组成。
当一个干净的半导体表面是必需的,几项研究,报道在一个夫人公告回顾2009年,发现初始trimethyl-aluminum (TMA)脉冲的原子层沉积艾尔2O3减少本机氧化物。事实上,似乎与基地取得的成果2O3电介质可以归因于这种表面清洗,而不是固有的优势2O3本身。加州大学圣芭芭拉分校和宾夕法尼亚州立大学的研究人员实现比较结果使用氮等离子体清洗、缩放高频振荡器2单独或一个半岛2O3/高频振荡器2双层绝缘下降到0.6纳米界面陷阱密度较低的测试结束。然而,到目前为止,没有共识电介质的解决方案出现了。
介质沉积不结束电介质/半导体界面的演化,。Nadine Collaert IMEC III-V /通用电气研发经理,尤其是发现铟、砷可以分散的半导体介质。氧气和其它post-deposition等离子治疗可以在稳定的接口方面发挥重要作用。作为应用材料前端技术专家爱这解释说,门口堆栈必须被视为一个集成的过程:
无论多么有前途的一种方法之一,这些子流程可能是孤立的,只有整合成一个完整的晶体管流能明确描述其性能。
硅CMOS的历史提供了一个提醒,完美的计划过程工程师往往搁浅在这样的现实过程集成。硅行业几十年才从微米大小的设备规模小于25 nm。然而大多数设备用于InGaAs过程研究仍相当大,与门尺寸超过100海里。进一步扩展可能会带来额外的挑战,InGaAs支持者将需要满足一个非常激进的时间表上找个地方CMOS路线图。
编者按:本系列的研究始于2013年前的IEEE电子设备会发生,因此只提到了最近的进展通过。第二部分和最后的补救措施这遗漏,从IEDM配件发展到大图发达到目前为止。
|
|
|
|
|
|
|
|
你向后,通用电气对pmo, InGaAs NMOS。
你是对的,我喜欢。固定的。谢谢你的更正。
[…]一个高质量的闸极介电层是下一步。在这里,最近的结果提供了乐观的理由。正如前面讨论的,一个初始的氧化铝沉积似乎并不需要使钝化InGaAs接口。虽然[…]