迈向混合晶圆代工芯片的竞赛

创造尽可能灵活的小芯片已经抓住了半导体生态系统的想象力，但来自不同代工厂的小芯片的异构集成将如何发挥作用仍不清楚。

半导体生态系统中的许多公司仍在研究如何适应这种异质性chiplet世界以及他们需要解决的问题。虽然几乎所有人都同意小芯片是未来设计的重要组成部分，但仍有许多障碍需要克服。

“大公司一直在用自己的定制解决方案在内部开发这类技术，”谷歌产品管理高级总监弗兰克•费罗(Frank Ferro)表示Rambus。“他们早期意识到的一些优势，现在吸引了其他没有资源的公司感兴趣。”

小晶片的优点之一是能够将使用不同制造工艺开发的技术融合在一起。“例如，一个I/O芯片可以由一家代工厂制造，核心处理器可以由另一家代工厂制造，然后这些芯片可以组装在一起，”Ferro说。“所以从这个意义上说，混合和匹配技术是有潜力的。你可以说，‘我从a代工那里得到了一个很好的价格，但我必须和B代工打交道，但现在我可以把它们混在一起，’因为这些小芯片几乎可以被认为是独立的芯片。”

然而，今天，事情就没那么简单了。如果多个模具来自多个地方，第一步是确定每个引脚的螺距。

英特尔集成电路封装和跨平台解决方案产品管理部门主管John Park表示:“有一种标准封装的选择，即倒装芯片的引脚间距为125微米或130微米，而中间体上的引脚间距为130微米。节奏。“这可以降低到35微米的间距。这是挑战之一。如果引脚间距下降到40微米或50微米，我必须使用硅中间体或某种互连桥接来做到这一点。这增加了成本，这也是为什么会有一个标准封装版本，因为如果你把所有的倒装芯片都放在125微米左右的间距上，你可以在传统的层压板封装上做到这一点，这比使用硅中间层或嵌入式桥接技术的成本要低得多。”

Park说，一旦互连线被整理出来，并且封装类型已经确定，放下互连线并不是太有挑战性，因为它类似于PCB和层压板类型的封装风格，需要45度的角度。“在某些情况下，需要所有角度。金属进入焊盘的地方需要圆角。在[相位]控制中，微分对必须相互匹配。也需要屏蔽。这些都是PCB工具已经做过的事情，而不是做这些巨大的金属碎片，我们要缩小到一两微米。PCB工具可以扩展这一点，因此布线的最大挑战只是需要花费的时间。在封装中，我们习惯于处理几千个信号连接，尽管电源和地线的连接要多得多。可能还不到5万个，但现在有了小芯片，你可能会面临10万个以上的连接，所以需要一个自动路由器来处理这种容量。”

混合晶片生态系统
迈克•BorzaSynopsys对此科学家认为，从长远来看，将会出现混合代工的晶片生态系统。“在那之前，大多数集成系统将由一家供应商提供，这家供应商既是小芯片制造商，也是整体封装的集成商。”

可能会有一些来自外部供应商的具有小功能甚至大功能的特定芯片。“如果外部芯片供应商之间存在竞争，就需要对接口进行标准化，或者集成商需要能够处理提供相同接口的不同封装。人们会这么做，但这并不方便。为标准功能配备标准引脚会方便得多，而且每个供应商都使用相同的节点，”博尔扎说。

这就是为什么人们如此关注UCIe标准的原因。“无论你是A代工还是B代工，你都必须遵守封装技术的要求，”新思科技负责IP的产品线高级集团总监米克·波斯纳(Mick Posner)说。“假设你正在做一个基于界面的高级设计。中间层是连接两个芯片的基板，通常定义一个特定的引脚间距。两个芯片都必须从根本上遵守这一点，如果他们将被封装在基板上。也就是说，从理论上讲，没有什么能阻止客户在台积电开发一个模具，在另一家代工厂开发一个模具，从另一家代工厂拉过来，把所有这些组装在一起。这是多骰子系统的主要优势之一。虽然目前大部分工作都是由单个供应商完成的，但在不久的将来，这种情况将会改变。”

芯片封装技术要求
波斯纳说，另外一个芯片需求来自封装技术。“有有机基质，是的。另一端是中介体。然后，中间还有一大堆新的封装技术，包括InFO(台积电的集成扇出)、RDL(再分配层)扇出等，它们都有自己的路径要求。”

目前正在开发多线程路由器来应对这些更大的挑战，Cadence的Park指出，从事这类设计的工程团队通常使用pcb风格的路由器来进行信号路由。“然后，在许多情况下，如果设计具有复杂的电源结构，这是你在IC工具中看到的东西，他们实际上会将这些混合在一起，从IC工具中获取电源和接地路由，并将其与信号路由合并。所以这是系统世界和集成电路的真正融合——它们走到了一起，这包括你需要的工具和专业知识。但一般来说，布局是由习惯于做那种样式路由的系统人员完成的。只是现在有了更多的联系。这意味着路由方面存在更多瓶颈。”

小芯片还有其他好处。英特尔首席执行官西蒙•戴维曼(Simon Davidmann)表示:“如果这些芯片如此庞大和昂贵，就会降低其中一些芯片的风险。治之软件。“假设处理器出错了。把它取下来，再放一个进去。这是一个真正的好处。如果你有一个SoC，你不能改变处理器。如果你有一个小芯片，你可以用所有其他的模块构建一个新的，它就像一个印刷电路板。如果你在一块印刷电路板上有1000个元件，其中一个坏了，你把它拆开，插入另一个，它就能工作了。即使在实际应用中，有些东西出了问题，替换芯片中的一个芯片仍然比扔掉电路板，重新设计一个新电路板便宜，如果我所做的只是重新设计一下的话。因为小芯片基本上是大的硬IP块，所以如果我在制造一个芯片，而不是得到处理器的第三版，得到一个芯片，然后必须等待一年，当版本4出来时再做一个新的芯片，我可以改变小芯片，当一个新的块出来时，我可以使用我剩下的所有比特。我只是把芯片处理器从3改成了4，然后继续前进。”

至于物理问题，除了需要做更多的模拟和验证之外，Davidmann没有看到任何真正的影响。

新的晶片挑战
目前，像AMD和英特尔这样的大公司使用内部设计的芯片，基本上是将SoC或ASIC分解成不同的功能。

“要做到这一点，由于没有小芯片生态系统，他们需要同时进行多个芯片设计，因为所有这些芯片都需要设计成一起工作，以构建一个完整的系统，”高级封装解决方案总监托尼·马斯楚安尼说西门子数字工业软件。“如果是一个大型ASIC，你可以把它分成分层块。有可重用的IP主要用于模拟和高速I/O。有了小芯片，现在你可以把你的“超级ASIC”分解成更小的小芯片，但你不一定非得使用相同的工艺，你可以利用这一点。如果你有一个大处理器，你可以使用5nm或3nm工艺。如果你有模拟/混合信号，你可以使用一个更便宜的过程，在那方面工作得更好。还可能存在专用IP，仅在非常昂贵的节点中可用。如果你只需要一个接口，为什么不把它做成一个芯片呢?”

图1:小芯片生态系统中的IP。来源:Siemens EDA

但是，当涉及到由不同的代工厂开发的小芯片时，情况就大不相同了。“你必须担心这些标准，并确保你得到所有正确的电压，”马斯楚安尼说。“即使它来自同一家铸造厂，你也必须担心这一点，因为它们是不同的批次，所以根据定义，它们是两种不同的芯片。这意味着有不同的角落，你无论如何都要处理它们。如果它们是用不同的工艺制造的，那就更有挑战性了。其中很多都是通过死对死接口来处理的——几乎就像一个SerDes接口——它是一种解耦，这些接口被设计成这样。在其他信号上，它更像是一个问题，比如低速I/O，可能需要一些连接，所以你必须担心它。但通常情况下，这些接口并不那么重要。这些标准协议涵盖了高速I/ o。”

虽然有很多朝着3D设计发展的趋势，但尚不清楚这对商业小芯片是否有意义。“在3D领域，定位和路线工具将能够支持不同的技术，”他说。“他们会处理这个问题，这是一个非常IC的、以地点和路线为中心的流程。不管你是否需要把这些小芯片放在一起的模型，它们都是作为一个整体来设计的。你可能会有一个标准，你可以作为一个小碎片出售，但这将是例外。”

今天，大多数的花絮活动都在今天2.5 d。马斯楚安尼说:“你可能会在一个中间处理器和其他专用集成电路上安装多个3D芯片，因为即使你有3D芯片，由于散热限制，你可以堆叠的芯片数量也有实际限制。”“当你把它们堆起来时，你必须担心热量。这是一个更大的挑战，以及被困在十字线尺寸上。然而，你可以使用中间体或有机基质来解决这个问题。”

芯片/芯片/系统架构师如何与封装技术团队和ASIC设计团队合作，以确定不同技术中可用的IP，这是芯片设计需要克服的另一个重要方面。

“与ASIC设计相比，需要更多的架构规划，一旦你有了ASIC和规格，你只需要转动曲轴，就可以做芯片了。小芯片是不同的。这里还涉及到其他步骤。不过，一旦你设计了3D芯片，它仍然可以作为一个小芯片重复使用。就像HBM一样，它只是一个三或四高的碎片。在那里，你将需要把所有东西的所有观点整合到一个软件包中。”

Chiplet沟通
一个芯片如何准确地与另一个芯片通信是另一个需要解决的挑战，特别是由多个代工厂开发的芯片。这是许多标准工作的重点。

Intrinsic ID的首席执行官皮姆•图伊尔斯表示:“如果你不能与来自其他地方的小芯片进行交流，你就无法做任何事情。”“然后你需要另一个芯片在两者之间转换一种类型的通信，这只会让它变得更加复杂。”它并没有因此变得不那么复杂。与此相关的是安全性。如果没有钩子和角度，你就不能做安全措施。例如，如果芯片没有公钥加密机制，您就无能为力。有时你可以用软件来修复，但你必须为此做好准备。小芯片通信和安全水平的标准化将变得非常非常重要。”

Matthew Ozalas，应用开发工程师和科学家Keysight技术他说，理想情况下，每个芯片都被视为一个独立的模块，对物理包装不敏感。然而，这并不总是一种选择。

Ozalas解释说:“例如，彼此靠近的小芯片可能会以热、电磁或其他物理方式相互作用。”“为了模拟这种相互作用，你需要对小芯片本身的布局结构进行分析。晶圆代工厂已经在创建复杂的封装模型，但这些封装流程目前是基于所有IP都包含在晶圆代工厂的保护伞内的假设。如果芯片来自多家代工厂，那么更高层次的组装和分析可能成为主要障碍。复杂的电路模型、布局和基板都被认为是敏感的。因此，标准化需要在芯片内实现底层结构的联合模拟，同时通过适当的加密保护每个代工厂的个人IP。除了这些IP和多物理场问题之外，还有更传统的基于布局的组装挑战，如不同的堆叠、连接和跨小芯片的验证，这些也必须以标准化的方式处理。”

但多代工的发展速度有多快还有待观察。Geoff Tate，首席执行官Flex Logix他对这个生态系统充满信心，但表示最初的实现将主要来自同一家代工厂。他说:“他们会有不同的‘已知好的’芯片方法，机械规格也会不同，如果多芯片设备上有问题，谁会想自己去弄清楚问题是什么呢?”“目前，小芯片很可能只会在一家代工厂的生态系统中使用。台积电可能愿意从多个工艺节点中混合自己设计/工艺的小芯片，因为他们了解进入的元素，并希望最终客户的业务。”

泰特补充说，这一切都不会在一夜之间发生。他说:“目前还没有一套具有标准化接口的标准小芯片。”目前还没有一种标准化的方法来测试和保证小芯片的制造可靠性(高温和低温测试已经在芯片中得到了验证，但这还在小芯片的开发中)。目前还没有一套经过验证的、自动化的设计工具来将小芯片集成到基板上。没有一个供应商生态系统可以整合来自多个供应商的小芯片。一个供应商不相信另一个供应商的流程。来自不同工艺的小片将具有不同的热膨胀系数，从而导致机械可靠性问题/担忧。如果组装的基板不工作，谁负责这个问题?直到成熟的生态系统发展起来，直到基板成本下降，小芯片才会成为主流。”Tate补充道。

结论
小弟弟来了。问题是这些小芯片的采购速度有多快，范围有多广，以及理想的应用是什么。

可以肯定的是，在设计和制造的各种过程中，并没有解决所有的问题，使公司能够从选项菜单中选择，将这些设备集成到一个系统中，并确信它会像预期的那样工作。这需要时间。但是这个方向已经确立了，并且被一些最大的芯片制造商证明是可行的，尽管目前还不清楚半导体行业的其他公司何时或如何实现这一目标，以及在此过程中会遇到什么样的问题。

相关阅读
在小子代周围形成的小型联合体
商业芯片市场仍在遥远的地平线上，但公司正在以更多有限的合作伙伴关系开始起步。