周回顾:设计，低功耗

并购
西门子收购了Austemper设计系统公司，为功能安全和安全关键设计提供了工具。Austemper成立于2015年，总部位于德克萨斯州，加入了最先进的安全分析、自动校正和故障模拟技术，以解决随机硬件故障，并纠正和强化脆弱区域，随后执行故障模拟，以确保设计得到强化，不再容易出错。西门子将把Austemper的技术整合到Mentor的IC验证产品组合中。

度量技术计划合并与蒙大拿系统这是一家处于研发阶段的初创公司，致力于开发硬件模拟加速工具。Metrics提供基于云的模拟和验证管理工具。

代工厂商MagnaChip semiconductor的是模拟和混合信号平台的提供商，出售超过85项专利和申请涵盖半导体工艺技术Wi-LAN子公司心房技术．

工具
节奏是移动到云端．该公司一直在对其许多产品进行大规模并行架构，以提高云环境中的可伸缩性。初始组合包括用于电路仿真、功率和电磁分析、逻辑仿真、形式化验证、物理验证、时序签到、提取、电源完整性和库表征的工具。这些工具可以在自托管环境中使用，也可以通过Amazon Web Services、Microsoft Azure或谷歌Gloud使用。此外，他们还宣布了Cadence Palladium Cloud，使他们的客户能够购买在需要时使用的门容量。

度量技术开了谷歌基于云的SaaS程序用于按需模拟、大数据管理和集成的全球验证工作流。该解决方案旨在提供更快的回归运行时，并使用按分钟付费模型提供无限的、按需的、基于云的模拟能力。它通过基于web的验证管理器提供模拟数据分析，并带有覆盖率报告和回归调试工具。

Accellera发布了1.0版便携式测试和刺激标准(PSS)。PSS定义了刺激和测试场景的规范，该规范促进了在各种执行平台上运行的场景的不同实现的生成，包括仿真、仿真、FPGA原型和后硅。使用这个标准，用户可以一次指定一组行为，并在多个实现中观察一致的行为。

导师自2004年以来一直是便携式刺激技术的先驱支持在即将发布的Questa inFact工具中加入新的Accellera便携式测试和刺激标准1.0。他们的客户使用inFact工具生成UVM SystemVerilog测试场景，使用Questa模拟器实现IP块级别的功能覆盖，然后使用Veloce模拟器重新使用测试场景生成C/ c++测试，用于IC级验证的流量生成。

节奏还宣布Perspec系统验证器支持新标准。Cadence表示，其客户可以放心地采用Perspec System Verifier来自动化SoC覆盖关闭，并实现高达10倍的系统级测试生产力提高。

断路器验证系统另一家基于图形验证技术的先锋公司，上周宣布了对该技术的支持。

NetSpeed系统公布了SoCBuilder这是一个人工智能SoC设计和集成平台。SoCBuilder包括预集成的第三方IP目录，以及针对AI、汽车、5G、超大规模计算和AR/VR的特定应用程序参考设计。该工具为IP、机箱集成、设计和验证提供了统一的设计环境，并使用元数据捕获SoC规格和设计细节，包括基本平面图信息。然后，它应用机器学习来寻找最佳设计解决方案，从内置参考设计和IP目录中获得广泛的预集成关键SoC IP。

知识产权
Flex Logix推出了两款新的嵌入式FPGA内核。一个,EFLX4K IOeFPGA核心是专为具有许多异构处理器的网络和应用而设计的，其中客户需要使用相对较小的eFPGA连接非常宽的总线。

第二，EFLX4K人工智能eFPGA核心，经过专门设计，可将深度学习的性能提高10倍，并使每平方毫米能够进行更多的神经网络处理。其AI-MAC架构能够实现8位mac或16位mac的可重构。在大约6-8个月内，这两种方法都可以在任何新的流程节点上实现。

Moortec推出了以物联网为重点的产品嵌入式监控针对台积电的40ULP(超低功耗)制程技术，推出了规模更小、功耗更低的分系统。IP子系统可以物理监控支持物联网的边缘设备内部的动态和静态条件，并可以实现持续的DVFS和AVS优化方案。

eSilicon发布一个可配置的7nm IP平台针对网络和数据中心应用。该平台包括灵活的56G和112G SerDes，一个三元内容寻址内存(TCAM)编译器，一个可编程高带宽内存gen2 (HBM2) PHY，多个网络优化内存编译器和扩展电压通用和LVDS I/ o。该平台具有即插即用的合作伙伴IP，可实现PCI Express PHY、控制器、锁相环和PVT监视器等功能。

SiFive首次推出两个可配置的低面积，低功率MCU RISC-V内核设计用于嵌入式设备。E21为mcu、传感器融合、小民核心和智能物联网市场提供了主流性能，而E20是目前最节能的SiFive标准核心，专为微控制器、物联网、模拟混合信号和有限状态机应用而设计。它们包括一个完全可配置的内存映射、多个可配置端口、紧密集成的内存(TIM)、快速IO访问和一个新的CLIC中断控制器。

通用处理器技术添加两款新ip。第一个是为CNN推理设计的AI加速器，运行频率高达1GHz，采用28nm技术。第二种是优化的变长矢量(VLV) DSP执行单元，用于数字和图像处理。

Sankalp半导体发布嵌入式显示端口(eDP)接收器IP符合eDP 1.4b接收器规范。IP采用80nm CMOS技术，支持1.6、2.16、2.43、2.7 Gb/s的可配置数据速率。Sankalp还宣布了一个模拟设计的硅后验证项目，包括软件和设计服务。

交易
Arteris IP而且Magillem是合作在产品集成上加速复杂芯片的架构定义。使用Magillem前端设计环境(MAI, MPA和MRV)，用户可以导入Arteris FlexNoC非相干互连和使用IP-XACT格式的Ncore缓存相干互连。

Kalray是处理OneSpin解决方案部署一个自动化流程，用于分析ISO 26262功能安全标准所要求的硬件架构指标，Kalray正在使用该标准确保其大规模并行处理器阵列可用于汽车系统。

预言的采用Synopsys对此的Fusion技术公司的下一代28nm, 600万实例，多媒体soc。Vatics表示，设计关闭时间缩短了40%。Arbe机器人选择Synopsys的一系列IP，包括DesignWare ARC EM安全岛、EV6x嵌入式视觉处理器和STAR存储系统，用于其新的4D高分辨率成像雷达SoC。此外,日本使用Synopsys的ASIP Designer为其分子动力学模拟器开发定制处理器，用于分析大型生物系统。

Rambus再次专利许可协议IBM．这份为期五年的协议授权IBM集成Rambus内存控制器和接口技术。

拉斐尔微许可Cadence的Tensilica Fusion F1 DSP用于其RT580窄带物联网调制解调器IC，集成了射频无线电并包括必要的固件支持。Rafael Micro引用了更低的功耗和小45%的代码大小。信义信息科技也许可Fusion F1 DSP用于其新的Marconi X1 NB-IoT调制解调器SoC，该SoC在单个芯片中集成了CMOS功率放大器，并具有华厂科技的NB-IoT协议栈。

认证
Synopsys对此的自定义设计平台已经认证为三星代工的采用EUV的7nm低功率加(LPP)工艺。一个synopsys准备好的过程设计工具包(PDK)和定制的设计参考流程是可用的。此外，Synopsys的“红鹰分析融合”(RedHawk Analysis Fusion)验证100%的相关性ANSYS的RedHawk IR/EM分析工具，并获得三星Foundry 10LPE, 8LPP和7LPP工艺认证。

导师的Calibre nmPlatform和Analog FastSPICE自定义和模拟/混合信号电路验证平台可用用于验证和签署生产记录三星代工的8LPP和7LPP工艺技术。